

ELMO LUIZ FECHINE SETTE

**CONCEPÇÃO DE UM *FRONT-END* RF INTEGRADO DE BAIXO
CONSUMO EM TECNOLOGIA CMOS DE 130 NM**

João Pessoa, Paraíba
Junho de 2016

ELMO LUIZ FECHINE SETTE

**CONCEPÇÃO DE UM *FRONT-END* RF INTEGRADO DE BAIXO
CONSUMO EM TECNOLOGIA CMOS DE 130 NM**

*Trabalho de Conclusão de Curso submetido ao
Departamento de Engenharia Elétrica da
Universidade Federal da Paraíba como parte dos
requisitos necessários para a obtenção do título de
Engenheiro Eletricista.*

Universidade Federal da Paraíba

Centro de Energias Alternativas e Renováveis

Curso de Graduação em Engenharia Elétrica

Orientadores: Antonio Augusto Lisboa de Souza, Dr.
Emmanuel Benoît Jean-Baptiste Dupouy, Dr.

João Pessoa, Paraíba
Junho de 2016

ELMO LUIZ FECHINE SETTE

**CONCEPÇÃO DE UM *FRONT-END* RF INTEGRADO DE BAIXO
CONSUMO EM TECNOLOGIA CMOS DE 130 NM**

*Trabalho de Conclusão de Curso submetido ao
Departamento de Engenharia Elétrica da Universidade Federal
da Paraíba como parte dos requisitos necessários para a
obtenção do título de Engenheiro Eletricista.*

Antonio Augusto Lisboa de Souza, Dr.
Universidade Federal da Paraíba
Orientador, UFPB

Emmanuel Benoît Jean-Baptiste Dupouy, Dr.
Instituto Federal da Paraíba
Co-orientador, IFPB

Fabício Braga Soares de Carvalho, Dr.
Universidade Federal da Paraíba
Avaliador, UFPB

Antonio Carlos Cavalcanti, Dr.
Universidade Federal da Paraíba
Avaliador, UFPB

“Eu odiava cada minuto dos treinos, mas dizia para mim mesmo: Não desista! Sofra agora e viva o resto da vida como um campeão.”

Muhammad Ali.

RESUMO

Este trabalho apresenta o projeto de um *front-end* RF integrado de baixo consumo em tecnologia CMOS (do inglês, *Complementary Metal Oxide Semiconductor*) de 130 nm da IBM. Constituído de três blocos fundamentais, LNA (do inglês, *Low Noise Amplifier*), VCO (do inglês, *Voltage Controlled Oscillator*) e o misturador, este *front-end* atua como um sistema receptor operando na frequência de 2,4 GHz. Todas as etapas de projeto de cada um dos circuitos, que incluem simulações a nível de esquemático até o desenho do *layout* final, são discutidas e as escolhas tomadas são justificadas. O LNA, implementado em topologia de degeneração indutiva de fonte, apresentou um ganho de 23 dB para uma figura de ruído de 2,7 dB e um consumo de 211,8 μW . O VCO, implementado em topologia *cross-coupled*, apresentou um ruído de fase próximo de -112 dBc/Hz para um consumo de 508,2 μW . O misturador, implementado em topologia passiva com *buffers* de saída, apresentou uma perda de conversão próxima de 2 dB e um consumo de 117 μW . O receptor apresentou em sua saída um sinal em frequência intermediária de 30 MHz para uma entrada em 2,4 GHz, apresentando um ganho de conversão de 21 dB para um consumo de apenas 840 μW . Os circuitos, resultados e *layouts* são apresentados ao longo do texto.

Palavras-chave: Front-End, Receptor, RF, LNA, VCO, Misturador, Baixo Consumo.

ABSTRACT

In this paper, we present the design of an integrated RF low power front-end implemented in a 130 nm CMOS IBM technology. Consisting of three elementary blocks, LNA (Low Noise Amplifier), VCO (Voltage Controlled Oscillator) and mixer, this front-end works as a receiver processing signals at 2.4 GHz. All the design steps are shown and choices were justified. The LNA, implemented using inductive source degeneration topology, presents a gain of 23 dB for a 2.7 dB noise figure and a power consumption of 211.8 μ W. The VCO, implemented as a cross-coupled oscillator, presents a phase noise of about -112 dBc/Hz and 508.2 μ W of power consumption. The mixer, implemented as a passive topology with buffers, presents a conversion loss of about 2 dB for a power consumption of 117 μ W. The receiver showed an intermediated frequency of about 30 MHz for an input of 2.4 GHz, and a conversion gain of about 21 dB for a consumption of only 840 μ W. All the circuits, results and layouts are presented in this text.

Keywords: Front-End, Receiver, RF, LNA, VCO, Mixer, Low Power.

LISTA DE ILUSTRAÇÕES

Figura 1 - Arquitetura típica de um transceptor.....	13
Figura 2 - Arquitetura típica do receptor heteródino.....	14
Figura 3 - Arquitetura típica do receptor homódino.....	14
Figura 4 - Densidade Espectral de Potência de ruídos em função da frequência.....	15
Figura 5 - Ruído térmico em corrente de um resistor.....	16
Figura 6 - Ruído térmico em tensão e corrente e suas densidades Espectrais de potência (DEP).....	16
Figura 7 - Ruído térmico associado ao canal de um transistor MOSFET.....	17
Figura 8 - Ruído térmico do canal e na porta.....	18
Figura 9 - Ruído térmico em tensão na porta do MOS.....	19
Figura 10 - Representação dos parâmetros S para um quadripolo.....	20
Figura 11 - Cálculo da figura de ruído de um sistema.....	21
Figura 12 - Espectro de um oscilador ideal e real.....	23
Figura 13 - Pontos de compressão de 1dB e de interceptação de terceira ordem.....	24
Figura 14 - Topologias para 50Ω na entrada.....	25
Figura 15 - Diagrama de blocos de um sistema com realimentação positiva.....	28
Figura 16 - Oscilador <i>Colpitts</i>	28
Figura 17 - Oscilador <i>cross-coupled</i> em duas perspectivas.....	29
Figura 18 - Oscilador <i>cross-coupled</i> redesenhado.....	30
Figura 19 - Oscilador controlado por tensão (VCO).....	31
Figura 20 - Oscilador controlado por tensão com indutância simétrica.....	31
Figura 21 - Diagrama de blocos de um misturador.....	32
Figura 22 - Misturador balanceado e duplamente balanceado.....	35
Figura 23 - Diagrama de blocos de um misturador ativo.....	35
Figura 24 - Implementação do misturador ativo.....	36
Figura 25 - Circuito de recepção proposto neste trabalho.....	37
Figura 26 - Topologia do VCO deste trabalho.....	38
Figura 27 – Fluxo de projeto do VCO.....	40

Figura 28 - Circuito do VCO.....	40
Figura 29 - Ruído de fase para os três valores de V_{tune}	41
Figura 30 - Transiente para os três valores de V_{tune}	41
Figura 31 - Transiente para V_{tune} igual a 0,6 V.....	42
Figura 32 - Simulação de ganho em malha e fase.....	42
Figura 33 - Transiente das saídas positiva e negativa do VCO para V_{tune} igual a 0,6 V.....	42
Figura 34 - Balanço harmônico para os três valores de V_{tune}	43
Figura 35 - Topologia de degeneração indutiva de fonte.....	43
Figura 36 – Fluxo de projeto do LNA.....	44
Figura 37 - Degeneração indutiva com capacitor porta-fonte externo.....	45
Figura 38 - Circuito do LNA.....	46
Figura 39 - Ganho, Figura de ruído e adaptação de entrada em 2,4 GHz.....	47
Figura 40 - Simulação de polos.....	47
Figura 41 - Ponto de interceptação de terceira ordem (IP3).....	48
Figura 42 - Contribuições dos componentes no ruído total.....	48
Figura 43 - Banda do LNA em relação a adaptação de entrada.....	49
Figura 44 - Banda passante do LNA em relação ao ganho.....	49
Figura 45 - Topologia do misturador deste trabalho.....	51
Figura 46 – Fluxo de projeto do misturador.....	51
Figura 47 - Circuito do misturador.....	52
Figura 48 - Circuito completo do receptor.....	55
Figura 49 - Balanço harmônico mostrando o sinal FI para uma entrada de 300 μ V de amplitude.....	56
Figura 50 - Transiente do sinal FI obtido.....	56
Figura 51 - Layout do VCO (550 μ m x 600 μ m).....	57
Figura 52 - Layout do LNA (550 μ m x 580 μ m).....	57
Figura 53 - Layout do Misturador (80 μ m x 70 μ m).....	57
Figura 54 - Layout do receptor (1000 μ m x 650 μ m).....	58
Figura 55 - Circuito integrado (1,5 mm x 1,5 mm) incluindo o receptor e outros circuitos.....	58

LISTA DE TABELAS

Tabela 1 - Algumas vantagens e desvantagens dos misturadores.....	34
Tabela 2 - Desempenho do VCO.....	41
Tabela 3 - Desempenho do LNA em 2,4 GHz.....	46
Tabela 4 - Algumas características de desempenho do misturador.....	52
Tabela 5 - Desempenho do receptor para uma entrada em 2,4 GHz e com V_{tune} igual a 0,6 V.....	54
Tabela 6 – Algumas características de desempenho do LNA e VCO pós extração de parasitas.....	56

LISTA DE ABREVIATURAS E SIGLAS

CMOS	<i>Complementary Metal Oxide Semiconductor</i>
DEP	Densidade Espectral de Potência
DRC	<i>Design Rules Check</i> – Verificação das regras de projeto
DSB-NF	<i>Double Side Band Noise Figure</i> – Figura de ruído DSB
FI	Frequência Intermediária
GaAs	Arseneto de Gálio
IIP3	<i>Third Order Intercept Point</i> – Ponto de interceptação de terceira ordem
ISM	<i>Industrial Scientific Medical</i> – Industrial Científica e Médica
LNA	<i>Low Noise Amplifier</i> – Amplificador de baixo ruído
LO	<i>Local Oscillator</i> – Oscilador Local
LVS	<i>Layout Vs Schematic</i> – Layout Vs Esquemático
MOS	<i>Metal Oxide Semiconductor</i> – Semicondutor de metal óxido
PEX	<i>Parasitic Extraction</i> – Extração de parasitas
RF	<i>Radio Frequency</i> – Rádio frequência
RMS	<i>Root Mean Square</i> – Valor Eficaz
SOC	<i>System on Chip</i> – Sistema no chip
SSB-NF	<i>Single Side Band Noise Figure</i> – Figura de ruído SSB
VCO	<i>Voltage Controlled Oscillator</i>
VGA	<i>Variable Gain Amplifier</i> – Amplificador de ganho variável

SUMÁRIO

1	Introdução.....	11
2	Revisão Bibliográfica	13
2.1	Arquiteturas de transceptores (o receptor)	13
2.2	Fundamentos de ruído.....	15
2.2.1	Ruído térmico	16
2.2.2	Ruído <i>flicker</i>	19
2.3	Figuras de mérito	20
2.3.1	Parâmetros de espalhamento (Parâmetros S)	20
2.3.2	Figura de ruído	21
2.3.3	Ruído de fase	22
2.3.4	Ponto de compressão de 1dB e de interceptação de terceira ordem (IP3)	23
2.4	Amplificadores de Baixo Ruído.....	24
2.5	Osciladores.....	27
2.5	Misturadores (Mixer).....	32
3	Metodologia.....	37
3.1	Oscilador controlado por tensão (VCO).....	38
3.2	Amplificador de baixo ruído (LNA)	43
3.3	Misturador (<i>Mixer</i>).....	50
3.43	Etapa de Layout	53
4	Resultados	54
5	Conclusão	59
	Referências	60

1 INTRODUÇÃO

A importância da eletrônica está cada vez mais difundida na sociedade, no cotidiano das pessoas, governos e empresas. Nos dias de hoje, a maioria dos produtos disponíveis no mercado, que vão desde um simples brinquedo, até celulares, veículos e aviões, incluem algum dispositivo eletrônico. Alguns destes só são possíveis graças as evoluções na área da microeletrônica, por meio de novas técnicas e processos tecnológicos no projeto e fabricação de circuitos integrados (*chips*). Com os recentes avanços tecnológicos, já é possível agrupar bilhões de transistores em uma única pastilha de silício de alguns milímetros quadrados, proporcionando o desenvolvimento de funcionalidades cada vez mais complexas. A microeletrônica permitiu que os circuitos eletrônicos, que eram até então compostos por vários componentes discretos sobre uma placa de circuito impresso, fossem gradativamente substituídos pelos chamados Sistemas no Chip (SOC, do inglês *System on Chip*), onde um único dispositivo (*chip*) desempenha todas ou a maioria das funcionalidades requeridas. A tecnologia dominante na fabricação de circuitos integrados, que provavelmente se manterá nas próximas décadas, é a tecnologia CMOS. Isto se deve ao fato desta ser bastante confiável, de baixo custo e consumo, e por permitir uma alta densidade de integração (BAKER, 2010).

Em RF (Rádiofrequência) a tecnologia CMOS também vem sendo largamente empregada. Décadas atrás, os circuitos em RF eram normalmente implementados em outras tecnologias como Arseneto de Gálio (GaAs) e silício bipolar, por apresentarem um melhor desempenho em frequência e ruído. Entretanto, nos últimos anos a tecnologia CMOS atingiu um desempenho que justifica o seu uso. Por esta razão, muito dos trabalhos desenvolvidos buscam enfatizar o projeto de transceptores nesta tecnologia (RAZAVI, 2012; LEE, 2004). A medida que os sistemas de comunicação sem fio se difundem em nosso cotidiano, as exigências por baixo custo, pequena ocupação de área e baixo consumo são cada vez maiores (YOO, 2007). A importância nos sistemas modernos de comunicação dada aos transceptores motivam a elaboração de um trabalho nesta área em constante atualização.

O objetivo principal deste trabalho é a concepção de um *front-end* RF integrado visando baixo consumo. Trataremos do projeto dos blocos constituintes da etapa receptora, utilizando a tecnologia CMOS8RF de 130 nm da IBM, à qual temos acesso e possibilidade de fabricação. Os três principais blocos que constituem a maioria dos receptores são: Amplificador de baixo ruído (LNA), misturador e o oscilador local.

Um dos principais blocos em um sistema receptor é o Amplificador de Baixo Ruído. Sua principal função é prover ganho suficiente para suprimir o ruído dos estágios seguin-

tes (por exemplo, um misturador)(LEE,2004). Por outro lado, o LNA deve adicionar o mínimo de ruído possível para minimizar o impacto causado ao desempenho global, já que sua figura de ruído é adicionada diretamente à figura de ruído de todo o sistema. (RAZAVI, 2012). Outro desafio é acomodar sinais tão grandes quanto possível sem distorção, isto é, proporcionar boa linearidade, e apresentar uma impedância específica de entrada para garantir um bom desempenho do filtro passa-banda seguida pela antena e uma máxima transferência de potência. A maioria dos transceptores opera com uma impedância de terminação característica, geralmente 50Ω (RAZAVI, 2012). Um requerimento adicional é o baixo consumo de potência (nossos objetivos), que é especialmente importante para sistemas de comunicação alimentados por bateria (SHAEFFER, 1997)

Outro bloco crítico no sistema de recepção é o oscilador local (LO do inglês, *Local Oscillator*) que é implementado como um oscilador controlado em tensão (VCO). Este precisa gerar portadoras em uma faixa de frequência próxima do LNA, permitindo que o misturador realize o processo de translação em frequência. Uma das principais características de um oscilador local é o seu nível de ruído de fase que está diretamente ligado a estabilidade em frequência da portadora gerada. Outras importantes figuras de mérito deste bloco são o nível de potência do sinal de saída e o seu consumo.

O misturador é o circuito responsável por transladar a frequência de um sinal, convertendo um sinal RF em FI (Frequência Intermediária), ou vice-versa. O princípio básico de operação de um misturador se dá pela multiplicação de um sinal RF com a portadora gerada pelo oscilador local no domínio do tempo (ELLINGER,2007). Este circuito apresenta algumas exigências em virtude da função que ele realiza dentro do sistema, tais como ganho, linearidade, isolamento entre terminais e baixo consumo de potência.

Este trabalho está organizado em cinco capítulos. O primeiro capítulo apresentou uma breve introdução ao tema. No segundo capítulo é apresentada uma revisão bibliográfica sobre alguns importantes conceitos em RF, com o intuito de introduzir o leitor no contexto deste trabalho. O capítulo três descreve o fluxo de projeto dos blocos constituintes do *front-end*. No capítulo quatro são apresentados e discutidos os resultados obtidos. No capítulo cinco, são trazidas as conclusões deste trabalho.

2 REVISÃO BIBLIOGRÁFICA

2.1 Arquiteturas de transceptores (o receptor)

O transceptor é o elemento responsável pela transdução do sinal RF, possibilitando a comunicação sem fio através de sinais em alta frequência. É constituído de dois estágios, um responsável pela transmissão (transmissor) e o outro responsável pela recepção (receptor) do sinal. O desempenho destes blocos dependem diretamente do desempenho individual de cada circuito que o constitui, e do conjunto como um todo. Em sistemas de comunicação estes transceptores podem ser implementados em diferentes arquiteturas. Para os receptores, assim como para os transmissores, existem diferentes formas de implementação com suas vantagens e desvantagens. A escolha de qual arquitetura utilizar irá depender das características e especificações do sistema que se deseja implementar. Ademais, estes blocos apresentam circuitos em comum, tais como: amplificadores, filtros e osciladores.

A Figura 1 apresenta uma arquitetura típica de um transceptor. Como podemos observar, após a transdução da informação para a banda base o sinal é processado digitalmente. A tendência é que este processamento digital esteja cada vez mais próximo da antena, possibilitando a redução de custos e aumentando a flexibilidade do sistema (LEE, 2004; EVERSON, 2002). Duas das arquiteturas mais comumente utilizadas são a heteródina e a homódina (DOAN, 2000). O receptor heteródino é a arquitetura mais difundida na literatura clássica. Seu diagrama de blocos é apresentado na Figura 2. Esta topologia se baseia em levar um sinal em alta frequência (RF) para a banda base passando por uma frequência intermediária (FI), para que possa ser realizado o processamento digital. As principais características deste receptor são alta sensibilidade e seletividade e imunidade




Figura 1 – Arquitetura típica de um transceptor




Figura 2 – Arquitetura típica do receptor heteródino




Figura 3 – Arquitetura típica de um receptor homódino

aos níveis de *offset* (DC). Por outro lado, a necessidade de filtros com alto fator de qualidade para que seja atingida a alta seletividade dificultam a sua integração. Exemplos destes são os filtros de rejeição de imagem e o filtro de frequência intermediária. Uma outra desvantagem é o maior consumo associado a este tipo de receptor (maior número de blocos). A frequência central do filtro FI normalmente é fixa, assim a seleção da banda acontece pela variação da frequência do oscilador local.

O receptor homódino, também conhecido como “conversão direta” ou “zero-FT”, executa a translação do sinal RF diretamente para a banda base, sem a passagem por uma frequência intermediária e sem a necessidade de utilizar filtros de rejeição de imagem (Filtro RI) e FI (Filtro FI) (RAZAVI,2012).

Nesta topologia a frequência do oscilador local é definida igual à do sinal RF de entrada. Uma das principais vantagens desta arquitetura é a eliminação do canal imagem, já que a etapa de FI é suprimida. Uma outra vantagem é que, devido ao menor número de filtros, a integração de todos os componentes se torna mais fácil, eliminando a necessidade de elementos externos ao circuito integrado. Como desvantagens desta arquitetura podemos mencionar:

- *Offset* DC - nível de tensão ou corrente na saída do misturador. É resultado do batimento do sinal do oscilador local com parte de seu sinal que retorna pela entrada do misturador e pela entrada do LNA;
- Fuga de sinal do LO - além de produzir este *offset* DC, parte do sinal que fugiu pela entrada do LNA é irradiado pela antena, provocando interferência em outros receptores que fazem uso da mesma banda de frequência. Esta fuga pode ser minimizada

através de um *layout* simétrico do oscilador local e das trilhas RF;

- Ruído *flicker* $1/f$ - as frequências relativamente baixas tornam o ruído *flicker* um problema, principalmente pelo fato dos ganhos em RF serem baixos.

2.2 Fundamentos de ruído

Ruído são perturbações temporais de natureza aleatória que são superpostos ao sinal original, provocando modificações indesejadas enquanto este cruza um circuito eletrônico ou um meio de transmissão. A maioria destes ruídos são causados por fatores externos ao sistema (como por exemplo o ruído atmosférico), os quais podem ser reduzidos ou até mesmo eliminados por meio de uma boa blindagem. Por outro lado, existe o ruído causado por fatores internos, inerente aos dispositivos eletrônicos ou meio de transmissão pelo qual o sinal passa. O ruído intrínseco é fundamentalmente aleatório (estocástico), podendo ser caracterizado estatisticamente. Alguns dos exemplos destes são: ruído térmico, ruído *shot*, ruído *flicker* ($1/f$) e o ruído de Geração-Recombinação (GR). O ruído térmico é causado pela agitação térmica dos portadores de carga em condutores e têm sua Densidade Espectral de Potência (DEP) praticamente constante em todo o espectro de frequências, por isso muitas vezes o ruído térmico é chamado de ruído branco. O ruído *shot* (também chamado de ruído Schottky) é associado à passagem dos portadores de carga por uma barreira de potencial (uma junção base-emissor)(RAZAVI, 2012). Portanto este ruído é característico de transistores bipolares. O ruído *flicker* é também conhecido como ruído $1/f$, por apresentar uma Densidade Espectral de Potência inversamente proporcional à frequência, como ilustrado na Figura 4.




Figura 4 – Densidade Espectral de Potência de ruídos em função da frequência

Neste ponto, o VCO e o LNA são os componentes mais críticos de uma sistema de telecomunicação. Por um lado o ruído de fase da portadora gerada pelo VCO é um dos fa-

tores limitantes na taxa máxima de bits do sistema (Teorema de Shannon-Hartley)(TAUB, 1986). Por outro, a figura de ruído do LNA age diretamente na sensibilidade do circuito receptor, ditando o limite mínimo de potência a ser transmitida para que ocorra uma correta recepção da informação. Para os nossos propósito devemos considerar fundamentalmente os ruídos térmico e *flicker*.

2.2.1 Ruído térmico

Os principais componentes que apresentam ruído térmico são resistores e transistores. Em um resistor ideal (fictício) alimentado por uma tensão DC, a corrente é constante e independente do tempo. Entretanto, em um resistor real a agitação térmica dos portadores de cargas gera pequenas flutuações de corrente ao longo do tempo.




Figura 5 – Ruído térmico em corrente de um resistor

Essa variação de corrente no tempo é oriunda do ruído térmico, também conhecido como ruído Johnson-Nyquist. Neste exemplo da Figura 5 uma fonte de corrente de ruído em paralelo com o resistor é utilizada, porém o ruído também pode ser modelado por seu equivalente de Thévenin (Figura 6) com suas respectivas densidades espectrais de potência (DEP).




Figura 6 – Ruído térmico em tensão e corrente e suas densidades espectrais de potência (DEP)

onde:

- K - constante de Boltzman ($1,38 \times 10^{-23} J/K$)
- T - temperatura (em Kelvin)
- R - resistência
- B - faixa de frequência considerada

As principais fontes de ruído térmico em transistores MOS são: o ruído térmico gerado no canal do transistor e o ruído térmico causado pela resistência distribuída da porta (*gate*). O ruído térmico gerado no canal do transistor MOS pode ser modelado através de uma fonte de corrente de ruído na saída do dispositivo, conforme apresentado na Figura 7.




Figura 7 – Ruído térmico associado ao canal de um transistor MOSFET

Temos que a DEP da fonte de corrente de ruído no canal é (RAZAVI, 2012; SHAEFFER, 1997):

$$\overline{i_{nd}^2} = 4kT\gamma g_{ds}\Delta f \quad (2.1)$$

onde:

- g_{ds} – condutância dreno-fonte para $V_{ds} = 0$
- γ – vale $2/3$ para dispositivos de canal longo
- k - constante de Boltzman ($1,38 \times 10^{-23} J/K$)
- Δf - faixa de frequência considerada




Figura 8 – Ruído térmico do canal e na porta

- T - temperatura (em Kelvin)

O ruído térmico induzido na porta do transistor MOS existe por esta ser considerada como uma rede RC distribuída, principalmente em altas frequências. Esse ruído térmico pode ser modelado em paralelo com uma resistência entre a porta (*gate*) e fonte (*source*) do transistor, conforme a Figura 8.

Esse ruído pode ser desprezado em baixa frequência, porém é um fator importante em RF. Pode-se observar que esse ruído varia com a frequência e pode ser expresso por (TELLI, 2004):

$$\overline{i_{ng}^2} = 4kT\delta g_g \Delta f \quad (2.2)$$

onde:

$$g_g = \frac{\omega^2 C_{gs}^2}{5g_{ds}} \quad (2.3)$$

onde:

- δ - 4/3
- C_{gs} —capacitância porta-fonte
- ω - frequência ($2\pi f$)

Podemos fazer uma transformação modificando a fonte de ruído em paralelo por uma em série com a resistência conectado a porta (*gate*) do transistor, através de um equivalente de Thévenin. Assim obtemos um modelo que independe da frequência.




Figura 9 – Ruído térmico em tensão na porta do MOS

onde:

$$v_{ng^2} = 4\bar{k}T\delta r_g\Delta f \quad (2.4)$$

$$r_g \approx \frac{1}{5g_{ds}} \quad (2.5)$$

O ruído térmico se faz presente em todos os condutores, é independente do fluxo de corrente e sua única propriedade previsível é a potência eficaz (RMS). Isso quer dizer que os cálculos que consideram ruído devem ser feitos em níveis de potência eficaz e não em níveis de tensão ou corrente.

2.2.2 Ruído *flicker*

A primeira observação sobre o ruído *flicker* foi feita por Johnson (JOHNSON, 1925). A modelagem e o próprio entendimento dos mecanismos que originam o ruído eletrônico dos componentes ativos passa por frequentes reavaliações. Comprovações experimentais nos últimos anos mostram que o ruído *flicker* é na verdade um processo ciclo-estacionário, e não estacionário como ainda é amplamente modelado (SOUZA, 2008). Dessa forma seu modelo apresenta parâmetros empíricos, diferentemente do ruído térmico. Este ruído é significativamente maior em MOSFETs do que em outros dispositivos uma vez que ele está relacionado aos fenômenos de superfície (LEE, 2003).

Nestres trabalho não será abordado diretamente os cálculos de ruído; entretanto, conhecer as origens deste é um fator primordial para tentar neutralizá-lo através de técnicas e topologias adequadas. No decorrer deste texto não será mais falado sobre ruído térmico ou flicker, mas sim das figuras de mérito que quantificam o ruído de um sistema, como o ruído de fase e a figura de ruído.

2.3 Figuras de Mérito

2.3.1 Parâmetros de espalhamento (Parâmetros S)

Os parâmetros de espalhamento (ou parâmetros S) são utilizados para caracterizar o comportamento de sistemas que trabalham em altas frequências, onde é mais difícil obter outros parâmetros através de medidas (RAZAVI, 2012; LEE, 2004). Um diagrama da representação dos parâmetros S para uma rede de duas portas é apresentado na Figura 10.



Figura 10 – Representação dos parâmetros S para um quadripolo

A idéia principal dessa representação é medir a onda incidente de tensão a_1 entrando no sistema, assim como a correspondente onda de tensão refletida b_1 saindo do sistema (pela porta de entrada). As ondas incidentes e refletidas normalizadas a_1 e b_1 se encontram relacionadas às tensões e correntes terminais da porta de entrada. Para a rede apresentada na Figura 10, as contribuições provenientes das duas portas podem ser combinadas para formar a Equação (2.6) na forma matricial.

$$\begin{bmatrix} b_1 \\ b_2 \end{bmatrix} = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} \begin{bmatrix} a_1 \\ b_1 \end{bmatrix} \quad (2.6)$$

onde S_{11} , S_{12} , S_{21} e S_{22} são os parâmetros de espalhamento medidos entre a porta de entrada e a saída. Expandindo-se a matriz de espalhamento, as seguintes equações podem ser escritas:

$$S_{11} = \frac{b_1}{a_1}, \text{ se } a_2 = 0 \quad (2.7)$$

$$S_{12} = \frac{b_1}{a_2}, \text{ se } a_1 = 0 \quad (2.8)$$

$$S_{21} = \frac{b_2}{a_1}, \text{ se } a_2 = 0 \quad (2.9)$$




Figura 11 – Cálculo da figura de ruído de um sistema

$$S_{22} = \frac{b_2}{a_2}, \text{ se } a_1 = 0 \quad (2.10)$$

Onde S_{11} é o coeficiente de reflexão de entrada (impedância de entrada), S_{12} é o ganho reverso (isolamento), S_{21} é o ganho direto e S_{22} é o coeficiente de reflexão da saída, parâmetros fundamentais que auxiliam nos projetos em RF, especialmente no caso do LNA.

2.3.2 Figura de Ruído

A figura de ruído quantifica o quanto um sinal é degradado por ruído quando este atravessa um sistema. Essa figura de mérito está ligada à sensibilidade dos amplificadores e misturadores e é obtida a partir do fator de ruído. O fator de ruído é a relação das relações sinal-ruído de entrada e saída.

$$SNR = \frac{\text{signal}}{\text{ruído}} \quad (2.11)$$

$$F = \frac{SNR_{in}}{SNR_{out}} \quad (2.12)$$

A figura de ruído é normalmente expressa em decibéis:

$$NF = 10 \log(F) \quad (2.13)$$

Para melhor compreender a figura de ruído, considere o sistema da Figura 11, que inclui sinal e ruído na entrada e saída, um ganho $G1$ e ruído $N1$ inerente ao sistema.

$$F = \frac{SNR_{in}}{SNR_{out}} = \frac{S_{in}/N_{in}}{S_{out}/N_{out}} \quad (2.14)$$

A potência de ruído e sinal na saída do sistema é dado pelas seguintes equações:

$$N_{out} = N_{in}G_1 + N_1 \quad (2.15)$$

$$S_{out} = G_1S_{in} \quad (2.16)$$

Substituindo as Equações (2.15) e (2.16) em (2.14) obtemos:

$$F = \frac{S_{in}/N_{in}}{S_{out}/N_{out}} = \frac{S_{in}/N_{in}}{G_1S_{in}/(G_1N_{in} + N_1)} = \frac{G_1N_{in} + N_1}{G_1N_{in}} = 1 + \frac{N_1}{G_1N_{in}} \quad (2.17)$$

Através desta equação observamos que o fator de ruído será sempre maior que o unitário, pois inevitavelmente teremos ruído inerente ao sistema ($N_1 > 0$). Para um sistema em cascata a figura de ruído pode ser obtida em termos de NF e dos ganhos de cada estágio a partir da Equação 18, conhecida como equação de Friis.

$$NF_{total} = NF_1 + \frac{NF_2 - 1}{G_1} + \frac{NF_3 - 1}{G_1G_2} + \dots \quad (2.18)$$

Para um sistema receptor que inclui um LNA seguido de um misturador e outros blocos, a Equação (2.18) pode ser redefinida:

$$NF_{total} = NF_{LNA} + \frac{NF_{MIXER} - 1}{G_{LNA}} + \frac{NF_{Bloco\ seguinte} - 1}{G_{LNA}G_{MIXER}} + \dots \quad (2.19)$$

Como pode-se observar, o LNA é quem ditará majoritariamente a figura de ruído total do sistema.

2.3.3 Ruído de Fase

Uma das principais características de um oscilador é o seu nível de ruído de fase, que se manifesta como flutuações aleatórias nos cruzamentos por zero do sinal. Como mostrado na Figura 12, um oscilador ideal apresenta apenas uma única componente espectral. No entanto, devido ao ruído intrínseco dos componentes do circuito, ou a flutuações no fornecimento de energia, o oscilador real apresenta sua potência distribuída em torno de uma frequência central (portadora).




Figura 12 – Espectro de um oscilador ideal e real

Para quantificar esta figura de mérito, é necessário considerar uma banda unitária em um *offset* $\Delta\omega$ em relação a ω_0 , calculando a potência de ruído nesta largura de banda, e dividindo o resultado pela potência de oscilação da portadora (Equação 2.20).

$$L\{\Delta\omega\} = 10\log \left[\frac{P_{banda\ lateral}(\omega_0 + \Delta\omega, 1Hz)}{P_{portadora}} \right] \quad (2.20)$$

onde $L\{\Delta\omega\}$ é o ruído de fase medido à $\Delta\omega$ da portadora, ω_0 é a portadora, $P_{banda\ lateral}$ é a potência da banda lateral calculada em uma banda de 1Hz à $\Delta\omega$ da portadora e $P_{portadora}$ é a potência da portadora

2.3.4 Ponto de Compressão de 1dB e de Interceptação de Terceira Ordem (IP3)

À medida que a amplitude do sinal de entrada cresce em um sistema, surge uma variação no ganho. O ponto de compressão de 1 dB (P1dB) é definido como sendo o nível do sinal de entrada que causa uma redução de 1 dB no sinal de saída em relação à resposta ideal. Graficamente este ponto é obtido extrapolando a curva fundamental e observando o ponto onde a diferença entre a extrapolação e a fundamental for de 1 dB (Figura 13).

Quando dois sinais com diferentes frequências são aplicados a um sistema não linear, a saída exibe componentes que não são harmônicos das frequências de entrada. Este fenômeno é conhecido como intermodulação e surge da “mistura” indesejada devido a não linearidades existentes no circuito. A degradação dos sinais devido à intermodulação de terceira ordem é muito comum e crítica principalmente em sistemas RF, portanto existe uma figura de mérito que caracteriza este comportamento. O ponto de interceptação de terceira ordem de entrada (IIP3) é definido como o ponto em que a potência do sinal de entrada gera um produto de intermodulação de terceira ordem com a mesma potência da componente fundamental. Graficamente obtemos o IIP3 através do cruzamento entre a extrapolação da fundamental e do produto de intermodulação de terceira ordem (IM3).

Ambas as figuras de mérito estão relacionadas com a linearidade de um sistema. Em geral, quanto maior for o valor do IIP3, mais linear o sistema é. A Figura 13 apresenta o ponto de compressão de 1 dB e o IIP3.




Figura 13 – Ponto de compressão de 1 dB e de interceptação de terceira ordem

2.4 Amplificadores de Baixo Ruído (LNA)

O amplificador de baixo ruído é o primeiro bloco em um sistema de recepção a amplificar o nível de potência do sinal recebido pela antena, de forma que este possa ser tratado por blocos subsequentes (em geral, um misturador) (RAZAVI, 2012). As principais características de desempenho deste bloco são:

- Frequência de operação
- Impedância de entrada e saída
- Ganho
- Figura de ruído
- Estabilidade

A faixa de frequência de operação está ligada ao sistema do qual o LNA fará parte. Se o LNA fizer parte, por exemplo, de um sistema *ZigBee* operando na banda Industrial-Científica-Médica (ISM, do inglês *Industrial Scientific Medical band*) de 2,45 GHz, este deverá processar sinais na faixa de frequências entre 2,4 GHz e 2,5 GHz.

A impedância de entrada é de suma importância para o bom funcionamento do filtro que geralmente precede o LNA (sistemas heteródinos). Este filtro é geralmente projetado para um impedância de 50Ω , tendo seu funcionamento afetado se esta assumir um valor muito diferente do especificado (RAZAVI, 2012). A impedância de saída deve estar adaptada à entrada do bloco que o sucede para uma máxima transferência de potência.

O ganho de um LNA geralmente situa-se entre 10 e 30 dB. Perdas no filtro de rejeição de imagem (sistemas heteródinos) e a figura de ruído do misturador são alguns dos aspectos que governam o valor requerido de ganho.

A figura de ruído, geralmente menor que 3 dB, representa o quanto um sinal é degradado ao passar pelo bloco (isto é, ao ser amplificado).

Ademais, o LNA deve garantir estabilidade incondicional do circuito, não vindo a se tornar instável mesmo com impedâncias em sua entrada e saída completamente diferentes do especificado.

De forma geral, existem dois tipos de arquiteturas para amplificadores de baixo ruído em CMOS: saída única (*single-ended*) e saída diferencial.

Para o amplificador de saída diferencial obter o mesmo ganho do amplificador de saída única, deve-se polarizar o amplificador com o dobro da corrente, sendo uma grande desvantagem em termos de consumo de potência. Outra desvantagem do amplificador de saída diferencial é a necessidade do uso de um *balun*, que é o elemento que dá a defasagem no sinal proveniente do estágio anterior (antena ou filtro), uma vez que a entrada desse circuito necessita de um sinal diferencial. Isto causa perdas adicionais que influem na figura de ruído total do sistema

O LNA deve apresentar uma impedância de entrada de 50Ω , a fim de maximizar a transferência de potência do sinal e para que os estágios que o precedem funcionem corretamente. Existe dificuldade para se obter uma impedância de 50Ω na entrada do LNA devido, principalmente, à capacitância intrínseca de entrada dos transistores MOS. A Figura 14 a seguir mostra os principais tipos de configurações para a obtenção de uma impedância de entrada de 50Ω .




Figura 14 – Topologias para 50Ω na entrada: a) terminação resistiva; b) terminação $\frac{1}{g_m}$; c) realimentação em série; d) degeneração indutiva.

O método de terminação resistiva (Figura 14-a) gera um bom casamento de entrada em faixa larga ao custo de uma grande degradação da figura de ruído do LNA. O método da Figura 14-b utiliza um transistor MOS porta comum como terminação de entrada. Para

obter a impedância necessária, faz-se uma seleção apropriada do tamanho do transistor e da corrente de polarização. O que torna esta uma opção menos atrativa é o fato da figura de ruído ser inversamente proporcional ao comprimento de canal do transistor, assim a diminuição do tamanho do canal gera um aumento na figura de ruído, fator indesejado para nossos objetivos. A técnica de realimentação em série (Figura 14-c) apresenta um consumo de potência bem maior pois é uma configuração de banda larga e não utiliza técnicas de sintonia de frequência LC que reduzem o consumo. Outra desvantagem é a utilização de resistores, o que acarreta no aumento da figura de ruído. A exigência de baixo ruído nos leva ao uso de apenas um dispositivo ativo na entrada do LNA (TELLI, 2004). Analisando os parâmetros de ruído de quadripolos MOSFET, observamos que a impedância de fonte que rende o mínimo de fator de ruído é o indutivo e geralmente não relacionado com as condições de máxima transferência de potência. Além disso, é difícil fornecer um bom casamento de impedância (50Ω) na fonte sem degradar o desempenho do ruído, devido à impedância de entrada do MOSFET ser inerentemente capacitiva (LEE, 2004). O melhor compromisso entre casamento de impedância e figura de ruído é conseguido através da degeneração indutiva de fonte, mostrado na (Figura 14-d), que permite a obtenção de uma impedância de entrada real sem o uso de resistores. Para simplificar a análise, consideramos um dispositivo modelo que inclui apenas g_m e a capacitância porta-fonte (C_{gs}), cuja impedância de entrada tem a seguinte forma:

$$Z_{in} = \frac{1}{sC_{gs}} + s(L_s + L_g) + \frac{g_m L_s}{C_{gs1}} \quad (2.21)$$

Onde C_{gs1} é a capacitância porta-fonte do transistor, L_s é o indutor de degeneração, L_g é o indutor da porta e g_m é a transcondutância. Como podemos observar através da Equação (2.21), a impedância de entrada é composta de duas partes, uma parte real e independente da frequência e outra parte imaginária e dependente da frequência. O amplificador estará casado em 50Ω na entrada quando forem satisfeitas as seguintes equações:

$$\frac{1}{sC_{gs}} + s(L_s + L_g) = 0 \quad (2.22)$$

$$\frac{g_m L_s}{C_{gs1}} = 50\Omega \quad (2.23)$$

Assim, a impedância de entrada é a mesma de um circuito RLC em série, com o termo resistivo diretamente relacionado à indutância L_s . Nós podemos observar também a partir das Equações (2.22) e (2.23), que a impedância de entrada é puramente resistiva apenas na frequência de ressonância (LEE, 2004).

2.5 Osciladores

Os osciladores são encontrados em todos os sistemas modernos de comunicação, fornecendo uma fonte de sinal para conversão em frequência e geração de portadora. Contrariamente ao caso do LNA, o oscilador é projetado tirando-se proveito da instabilidade de um ponto de polarização para uma determinada frequência. Ao se tornar instável, o oscilador irá gerar um sinal pseudo-periódico, geralmente usado para realizar translação em frequência. Dentre as principais características de desempenho deste bloco podemos citar:

- Frequência de operação
- Potência de saída
- Ruído de fase

A frequência de operação está relacionada com qual sistema o oscilador fará parte. No caso dos osciladores controlados por tensão (VCO) esta faixa de frequência é variável.

A potência de saída do oscilador pode definir, por exemplo, o ganho de conversão de um misturador a ele conectado. A meta de potência de saída geralmente é conseguida fazendo o uso de um *buffer* em sua saída.

Uma das principais características de um oscilador é o seu nível de ruído de fase, caracterizado por flutuações aleatórias na frequência de oscilação do sinal, sendo fator limitante da quantidade de informação que se pode transmitir/receber.

Os osciladores podem ser classificados em dois grupos: os osciladores de relaxação, que geralmente apresentam péssimo ruído de fase e que raramente é utilizado em transceptores de alto desempenho, e os osciladores harmônicos, capazes de produzir sinais quasi-senoidais com um bom nível de ruído de fase e alta pureza espectral (MANSOUR, 2008). Os circuitos osciladores de relaxação são obtidos utilizando dispositivos biestáveis (*flip-flops*, por exemplo), e geralmente são utilizados como fontes de ondas quadradas. Já os osciladores harmônicos são normalmente construídos utilizando tanques LC. Basicamente, um oscilador gera um sinal pseudo-periódico convertendo um sinal contínuo no tempo (DC) em um sinal senoidal em regime permanente. Estes circuitos podem ser vistos como circuitos de realimentação, já que sua estrutura básica é constituída de um amplificador e uma rede seletora de frequência conectada em realimentação positiva. A Figura 15 apresenta o diagrama de blocos.

Este circuito pode ser modelado matematicamente pela seguinte equação:

$$H(j\omega) = \frac{A(j\omega)}{[1 - A(j\omega)Z(j\omega)]} \quad (2.24)$$




Figura 15 – Diagrama de blocos de um sistema com realimentação positiva

onde $A_{j\omega}Z_{j\omega}$ é o ganho em malha aberta (MANSOUR, 2008). Quando o denominador for igual a zero, ou seja, quando o ganho em malha aberta em uma frequência particular for unitário, será possível obter uma saída diferente de zero para uma entrada nula. Ademais, devemos garantir um deslocamento de fase do sinal da saída em relação ao da entrada em zero ou múltiplo de 360° , satisfazendo as condições de oscilação de *Barkhausen* (RAZAVI, 2012).

A ideia por trás dos circuitos osciladores é a de combinar um dispositivo ativo com uma rede seletora de frequência, ou ressonador. Utilizar apenas um ressonador não irá provocar oscilações porque este circuito apresenta perdas inerentes. Mesmo que um pulso elétrico seja aplicado, o circuito não sustentaria as oscilações pois a energia armazenada iria ser gradualmente dissipada pela resistência equivalente em paralelo, que representa as perdas do indutor real (tanque LC). Portanto, se faz necessário o uso de um dispositivo ativo para repor a energia perdida em cada ciclo (RAZAVI, 2012; ADREANI, 2005). Existem diversas topologias para se implementar um oscilador com tanques LC. Dentre elas destaca-se o oscilador *Colpitts* e o oscilador *Cross-Coupled*.




Figura 16 – Oscilador Colpitts




Figura 17 – Oscilador cross-coupled em duas perspectivas

O oscilador *Colpitts* (Figura 16) utiliza a combinação de um indutor com um par de capacitores (que formam um divisor de tensão) para determinação da frequência de oscilação. Este circuito apresenta fase zero na frequência de ressonância do tanque LC (ω_0), definido pela seguinte equação:

$$\omega_0 = \frac{1}{\sqrt{L_p C_{eq}}}, \text{ com } C_{eq} = C_1 \parallel C_2 \quad (2.25)$$

O oscilador *cross-coupled* é um dos mais comuns na literatura que faz uso de um tanque LC. Na ressonância, o deslocamento de fase ao redor do laço é igual a zero, isto porque cada estágio contribui com uma defasagem de 180° . Se $g_{m1} R_p g_{m2} R_p \geq 1$ o circuito oscilará. A Figura 17 apresenta esta topologia.

A frequência de ressonância do tanque é dada por:

$$\omega_0 = \frac{1}{\sqrt{L_p C_p}}, \quad (2.26)$$

Este circuito pode ser redesenhado como apresentado na Figura 18-a.

Observando o circuito da Figura 18-a, para pequenas ondas diferenciais em V_{OUT+} e V_{OUT-} , V_N não varia mesmo que não conectando ao VDD. Desconectando este nó (somente para análise em pequenos sinais) e reconhecendo que a combinação em série de dois tanques idênticos pode ser representada por um único tanque obtemos a Figura 18-b (RAZAVI, 2012).

Uma análise mais profunda do oscilador Colpitts nos mostra que a condição $g_m \geq \frac{4}{R_p}$ é necessária para prover um ganho suficiente para oscilação, e o valor mínimo ocorre




Figura 18 – Oscilador cross-coupled redesenhado

quando a razão entre C_1 e C_2 é igual a 1 (RAZAVI, 2000). Portanto, o oscilador *Colpitts* necessita de transistores maiores (se comparado ao *cross-coupled*) para garantir a oscilação. Isto se torna um ponto crítico caso o indutor apresente um baixo fator de qualidade (Q). Por esta razão, na maioria das situações o oscilador *cross-coupled* é o preferido. Normalmente para se variar a frequência de operação de um oscilador LC, a frequência de ressonância do seu tanque deve ser variada. Por ser de difícil implementação a variação de indutância eletronicamente, utilizamos um NMOS (*vncap*) para variação da capacitância, obtido através da conexão entre a fonte, dreno e corpo de um transistor MOS (Figura 19). O valor da capacitância é dependente da tensão V_{BG} entre o corpo (*bulk*) e a porta (*gate*) do transistor (ADREANI, 2000). Com isto podemos implementar um oscilador controlado por tensão (VCO) como na Figura 19 (RAZAVI, 2012). O resistor R_p representa as perdas do indutor. Agora a frequência de oscilação pode ser expressa por:

$$\omega_0 = \frac{1}{\sqrt{L_p(C_p + C_{var})}} \quad (2.27)$$

Indutores espirais simétricos excitados por formas de onda diferenciais exibem um maior fator de qualidade se comparado aos *single-ended*. Por esta razão, normalmente os indutores L_p são implementados através de um único indutor simétrico (RAZAVI, 2012). O ponto de simetria do indutor, denominado *center-tap*, é conectado ao VDD . O circuito final de um VCO, incluído os capacitores variáveis e o indutor simétrico, é apresentado na Figura 20.




Figura 19 – Oscilador controlado por tensão (VCO)




Figura 20 – Oscilador controlado por tensão com indutância simétrica

2.6 Misturadores (Mixer)

Os equipamentos modernos de comunicação de alto desempenho dependem criticamente da presença de pelo menos um elemento que falhe em satisfazer a condição de invariância no tempo, o misturador (LEE, 2004). Os misturadores desempenham a função de transladar um sinal de entrada para uma frequência maior ou menor, chamada de frequência intermediária (FI), para que o sinal possa ser transmitido/recebido. Um misturador apresenta duas entradas, uma chamada de porta RF e a outra de porta LO. A porta RF recebe o sinal a ser transladado (para cima ou para baixo) e a porta LO recebe o sinal gerado pelo oscilador local (Figura 21).




Figura 21 – Diagrama de blocos de um misturador

A translação em frequência é um mecanismo utilizado em sistemas de comunicação já bastante conhecido. Através da multiplicação de dois sinais no domínio do tempo, obtemos um espectro resultante na saída correspondente a soma e a subtração das frequências de entrada (RF e LO) (RAZAVI, 2012; LEE, 2004). Para exemplificar este mecanismo considere os seguintes sinais:

$$x(t) = A_{RF} \text{sen}(\omega_{RF} t) \quad (2.28)$$

$$y(t) = A_{LO} \text{sen}(\omega_{LO} t) \quad (2.29)$$

A multiplicação destes dois sinais nos leva a:

$$z(t) = \frac{A_{RF} A_{LO}}{2} (\cos(\omega_{RF} - \omega_{LO}) - \cos(\omega_{RF} + \omega_{LO})) \quad (2.30)$$

Podemos observar que o sinal de entrada RF é realocado para duas novas frequências, $\omega_{RF} + \omega_{LO}$ e $\omega_{RF} - \omega_{LO}$ cujas amplitudes são proporcionais ao produto das amplitudes RF e LO. Assim, através de um processo de filtragem, pode-se escolher qual componente de sinal deseja-se utilizar. Se a componente escolhida for a que está deslocada para $\omega_{RF} - \omega_{LO}$, o misturador é dito conversor abaixador (*down-converter*); caso contrário,

conversor elevador (*up-converter*). Os misturadores *upconverter* são utilizados na etapa de transmissão enquanto que o *down-converter* na recepção.

Em geral, a multiplicação dos sinais ocorre através de chaveamento (RAZAVI, 2012). É mais comum a entrada LO chavear o circuito, modulando assim a entrada RF. Desde que sistemas lineares e invariantes no tempo não podem produzir saídas com componentes não presentes na entrada, os misturadores devem ser elementos não-lineares e variantes no tempo para que se consiga prover uma translação em frequência (LEE, 2004). Desta forma, qualquer elemento não linear pode ser utilizado como um misturador (diodo, por exemplo). Dentre as principais características de desempenho dos misturadores podemos citar:

- Ganho de conversão
- Figura de ruído
- Linearidade
- Isolação entre portas

O ganho (ou perda) de conversão define a relação entre o sinal de saída FI desejado com a entrada RF. Para a multiplicação executada na Equação (2.30) por exemplo, temos uma amplitude igual a $A = \frac{A_{LO}}{2}$, ou metade da amplitude do sinal LO. O ganho de conversão pode ser medido em tensão ou potência.

A figura de ruído em misturadores é obtida pela relação sinal-ruído entre a entrada RF dividida pela saída IF. Assim como já exposto anteriormente, este parâmetro indica o quanto um sinal foi degradado por ruído ao passar por este bloco. Um fato importante de se fazer menção é que em misturadores típicos, existem duas frequências de entrada que irão gerar uma saída FI: o sinal RF desejado, e o sinal imagem. A existência desta imagem pode complicar a obtenção da figura de ruído, já que o ruído gerado em ambos se tornará ruído FI (LEE, 2004). No caso usual onde o sinal desejado existe em apenas uma frequência, a figura de ruído é definida como SSB-NF (do inglês, *Single Side-Band Noise Figure*), o caso mais raro onde ambos, o sinal desejado RF e o sinal imagem contém informação útil nos leva ao DSB-NF (do inglês, *Double Side-Band Noise Figure*). A figura de ruído SSB é geralmente 3 dB maior que a DSB. Valores típicos de SSB-NF esta entre 10 a 15 dB ou mais (LEE, 2004). Se o LNA apresentar um ganho suficiente, o sinal será amplificado para níveis muito acima do ruído do mixer e estágios seguintes, portanto a figura de ruído do transceptor será dominado pelo LNA (Equação (2.19)).

A linearidade de um circuito de recepção indica sua habilidade em rejeitar os sinais interferentes ao sistema. No caso ideal teríamos um misturador que apresenta uma saída FI proporcional a entrada RF em amplitude. No entanto, misturadores reais apresentam

	Passivo	Ativo
Vantagens	Alta linearidade Menor consumo	Conversão de ganho Maior isolamento entre terminais
Desvantagens	Perdas de conversão Necessita em geral de um <i>buffer</i>	Baixa linearidade Maior consumo

Tabela 1 – Algumas vantagens e desvantagens dos misturadores

alguns limites além dos quais a saída apresenta uma dependência sublinear com a entrada (LEE, 2004). O ponto de compressão de 1 dB e o de interceptação de 3^a ordem são utilizados para caracterizar a linearidade de um misturador.

Outro parâmetro de importância prática é a isolação entre as portas. É geralmente desejável minimizar a interação entre as portas RF, IF e LO. Uma fraca isolação poderá permitir que o sinal do LO retorne a antena podendo ser irradiado, causando interferências em outros receptores (LEE, 2004). O nível adequado de isolação depende do ambiente em que o misturador será utilizado. Se a isolação fornecida pelo misturador for inadequada, os estágios precedentes e sucedentes ao misturador podem ser modificados com o intuito de corrigir este problema.

Os misturadores podem possuir elementos ativos e/ou passivos os dividindo em duas grandes categorias: ativos e passivos. Os passivos são constituídos de elementos tais como diodos, resistores e transistores operando como chave, ou seja, não apresentam um estágio de transcondutância (ganho). Os misturadores ativos por sua vez fazem uso de elementos ativos proporcionando ganho.

Misturadores passivos apresentam algumas propriedades atrativas, como baixo consumo e uma maior linearidade se comparado aos misturadores ativos. Por outro lado, esta topologia sofre de algumas desvantagens. A primeira é que o ganho de conversão é menor que o unitário, na verdade há uma perda de conversão de aproximadamente $\frac{2}{\pi}$ (-4 dB). Segundo, ambos a figura de ruído e o IP3 são extremamente dependentes do sinal de entrada do oscilador local, portanto idealmente necessitamos de um sinal LO forte.

Misturadores ativos, em contraste com os passivos, fornecem ganho reduzindo o ruído contribuído aos estágios seguintes (Equação (2.19)). Em geral esta categoria apresenta um menor ruído e um ótimo isolamento entre terminais, além de necessitar um sinal mais fraco por parte do oscilador local. Como desvantagem podemos citar a sua baixa linearidade. A Tabela 1 sumariza algumas dessas características.

Estas duas categorias ainda podem ser divididas em duas sub-categorias: misturadores *single-balanced* (balanceado) e *double-balanced* (duplamente balanceado). Um misturador *single-balanced* converte um sinal de tensão de entrada em corrente e em seguida desempenha a multiplicação, exibindo um menor ruído na entrada para uma dada dissipação de potência, entretanto é mais susceptível a ruído no sinal LO. Em mistura-

dores duplamente balanceados, o mesmo princípio de conversão de tensão em corrente é utilizado, porém agora dois circuitos balanceados são combinados para desempenhar a multiplicação, fornecendo uma melhor isolamento entre as portas. O misturador balanceado apresenta uma entrada *single-ended* RF e uma entrada diferencial LO, já o duplamente balanceado apresentam as duas entradas em forma diferencial. A Figura 22 apresenta estas duas topologias para misturadores passivos.

Os misturadores ativos são constituídos basicamente de três blocos que desempenham determinada função no processo de translação da frequência. A Figura 23 e 24 apresenta este diagrama de blocos e sua respectiva implementação.




Figura 22 – Misturador balanceado e duplamente balanceado




Figura 23 – Diagrama de blocos de um misturador ativo




Figura 24 – Implementação do misturador ativo

O conversor V/I , também denominado de estágio de transcondutância, é o responsável por transformar a tensão de entrada em corrente e fornecer ganho ao sistema.

O estágio de chaveamento realiza a "mistura" do sinal RF e LO, transladando a frequência do sinal para cima ou para baixo. Idealmente para este estágio o sinal do oscilador local deveria ser uma onda quadrada para evitar que haja pequenos instantes de tempo em que ambos os transistores de chaveamento estejam conduzindo.

O conversor I/V , também denominado de estágio de carga, é o responsável por converter a corrente de saída para tensão podendo ser implementado com elementos passivos ou ativos.

O misturador da Figura 24 pode também ser implementado em uma topologia duplamente balanceada, conhecida popularmente como célula de Gilbert. Na escolha da topologia do misturador devemos realizar um *trade-off* entre consumo, ganho e linearidade.

3 METODOLOGIA

A proposta deste trabalho é a concepção de um circuito receptor para sinais de entrada na faixa de 2,4 GHz. Foi definido como especificação principal o baixo consumo de potência para operar por exemplo em uma rede de sensores sem fio, sendo o fator primordial em nossas escolhas de projeto. Em rede de sensores sem fio a gestão de energia é essencial. A otimização de cada bloco elementar se faz necessária para que possamos atingir o melhor compromisso entre consumo e desempenho. Situações em que se almeja a obtenção de um circuito comercial utiliza-se normalmente a estratégia *up-down*. Esta formula uma visão geral do sistema, partindo de um bloco final para um inicial, como um processo de engenharia reversa. As especificações almejadas do sistema irão impor especificações para cada bloco. Na academia, entretanto, pode-se utilizar uma estratégia inversa, a *bottom-up*. Essa estratégia introduz elementos básicos que podem dar rumo a sistemas mais complexos. Pode-se obter resultados mais interessantes em termos de desempenho, mas não garante chegar a um produto totalmente funcional para a aplicação desejada. Neste trabalho a estratégia *bottom-up* é utilizada. Por meio do uso desta estratégia cada bloco será otimizado visando baixo consumo, buscando manter as outras especificações, tais como ganho e figura de ruído, compatíveis com os sistemas de recepção.

Como já discutido, tipicamente, os três principais blocos em um sistema de recepção são: o LNA, o misturador e o VCO. O diagrama de blocos do receptor proposto neste trabalho é apresentado na Figura 25.

Este sistema de recepção se enquadrará na arquitetura heteródina convertendo o sinal RF em FI. Para isto faremos com que a frequência do oscilador local seja diferente da do sinal RF através do controle *Vtune* do VCO. Os filtros que geralmente aparecem nesta arquitetura não serão projetados *on-chip* e nem abordados neste trabalho. Entretanto,




Figura 25 – Circuito de recepção proposto neste trabalho

Inicialmente utilizamos uma fonte de corrente ideal para polarizar o circuito VCO, com a finalidade de poder variá-la facilmente. Foi definido a priori que o oscilador gaste 300 μA de corrente de polarização. Em seguida buscou-se configurar o tanque LC para a frequência próxima de 2,4 GHz. No *design kit* da tecnologia em questão existe apenas um indutor simétrico (symindp). Este indutor foi projetado inicialmente para obter em 2,4 GHz o pico de fator de qualidade, apresentando um valor de indutância de aproximadamente 3,2 nH (1,6 nH para cada tanque). Com a indutância fixada foi calculado o valor das capacitâncias, por meio da Equação (26), obtendo valores de aproximadamente 2,75 pF.

Com o tanque LC definido, o próximo passo foi um processo iterativo de simulações paramétricas. O comprimento do transistor principal (M1 e M2) foi varrido buscando, por meio de simulações no domínio do tempo (transiente), oscilações com um bom *start-up* e em níveis aceitáveis de potência de saída do VCO (ainda sem *buffer*). Um outro parâmetro que foi variado foi a corrente de polarização do circuito. Depois de diversas iterações os resultados não agradavam, ou o circuito não oscilava, ou oscilava em uma amplitude muito baixa (menor que 100 mV pico a pico). O tanque LC foi então reconfigurado para utilizar um valor maior de indutância. A indutância escolhida foi de 5 nH (2,45 nH para cada tanque) com a desvantagem de apresentar o pico de Q em 1,8 GHz. Através da Equação (2.26) obtemos os valores de capacitância de aproximadamente 1,8 pF. Novamente, sucessivas simulações paramétricas do tamanho dos transistores e da corrente de polarização (em menor grau) leva a uma configuração com resultados aceitáveis de amplitude de saída (mais de 300 mV pico a pico). Vale salientar que nossa alimentação DC é de apenas 0,6 Volts. Em seguida, projetamos os transistores M5 e M6 que formam um circuito espelho de corrente utilizado para polarizar o circuito na corrente desejada (agora de 400 μA). Esta é obtida através de uma referência de 40 μA , implementada pelo transistor M6 conectado como diodo ($V_{GS} = V_{DS}$). Nesta etapa também adicionamos um capacitor entre as fontes dos transistores principais e o GND, gerando um terra AC para o sinal.

Por último foi projetado os *buffers*, com a mesma corrente de polarização de cada ramo (200 μA). O resistor de carga do *buffer* foi projetado para que na saída tenhamos 0,3 V (metade da tensão de alimentação). Desta forma iremos obter uma melhor excursão do sinal de saída em torno da faixa de alimentação. Um diagrama de blocos das principais etapas do fluxo de projeto do oscilador é apresentado na Figura 27. O capacitor variável é adicionado em seguida, proporcionando uma variação de capacitâncias entre 35 e 175 fF, representando uma pequeno desvio na frequência de ressonância do tanque. É extremamente importante a adição de capacitores nas alimentações VDD e Vtune para o terra. Em simulações isto não impactará em nada, na prática no entanto, é importante garantir uma filtragem para o ruído em alta frequência que pode ser injetado por nos-

sas alimentações. Alguns ajustes finais resultam no circuito da Figura 28. Os principais resultados obtidos são sumarizados na Tabela 2 e apresentados nas figuras que seguem.




Figura 27 – Fluxo de projeto do VCO






Figura 28 – Circuito do VCO

	Frequência	Ruído de fase @1MHz	Amplitude de saída (pp)
$V_{tune} = 0V$	2,39 GHz	-112,2 dBc/Hz	412 mV
$V_{tune} = 0,6V$	2,43 GHz	-112,7 dBc/Hz	455 mV
$V_{tune} = 1,8V$	2,493 GHz	-117 dBc/Hz	486 mV
Tensão de alimentação	0,6 V		
Corrente	847 μA		
Consumo	508,2 μW		

Tabela 2 – Desempenho do VCO

Figura 29 – Ruído de fase para os três valores de V_{tune} Figura 30 – Transiente para os três valores de V_{tune}




Figura 31 – Transiente para V_{tune} igual a 0,6V




Figura 32 – Simulação de ganho em malha e fase




Figura 33 – Transiente das saídas positiva e negativa do VCO para V_{tune} igual a 0,6 V




Figura 34 – Balanço harmônico para os três valores de V_{tune}

3.2 Amplificador de Baixo Ruído (LNA)

Para o projeto do LNA foi escolhida a topologia de degeneração indutiva de fonte, por fornecer o melhor compromisso entre casamento de entrada e figura de ruído.




Figura 35 – Topologia de degeneração indutiva de fonte

Um diagrama de blocos das principais etapas do fluxo de projeto do LNA é apresentado a seguir.




Figura 36 – Fluxo de projeto do LNA

O primeiro passo foi determinar o ponto de operação do circuito. Como nosso objetivo principal é baixo consumo, portanto baixa corrente, foi escolhido um ponto de operação (V_{GS}) pequeno, mas suficiente para superar a tensão de limiar do transistor (que é de aproximadamente 430 mV). V_{GS} foi fixado a priori em 470 mV. Para determinar L_S e L_G podemos derivar as seguintes equações a partir das Equações (2.22) e (2.23).

$$L_S = \frac{C_{GS}}{g_m} Z_{in} \quad (3.1)$$

$$L_G = \frac{1}{4\pi^2 f^2 C_{GS}} - L_S \quad (3.2)$$

Substituindo a Equação (3.1) na equação (3.2) obtemos:

$$L_G = \frac{1}{4\pi^2 f^2 C_{GS}} - \frac{C_{GS}}{g_m} Z_{in} \quad (3.3)$$

Como ponto de partida adaptamos a entrada em 50Ω de um transistor com dimensões definidas, através do cálculo dos indutores da fonte e porta. Duas observações importantes nesse ponto são: a indutância de degeneração indutiva (L_S) deve apresentar um pequeno valor, pois um menor L_S poderá implicar em uma maior transcondutância (Equação 3.1) para que a igualdade permaneça, o outro ponto é que L_G idealmente deve ser grande para aperfeiçoar o desempenho do circuito em termos de ruído. Maximizar L_G implica em aumentar o fator de qualidade da rede de entrada o que minimiza a figura de ruído.

Escolhido um valor inicial de largura do transistor (W) igual a $20\ \mu\text{m}$ e mantendo os outros valores padrão ($L = 120\ \text{nm}$), através de simulações de ponto de operação ($DCOP$) obtemos o valor da transcondutância ($g_m = 4,01\ \text{mS}$) e da capacitância porta-fonte ($C_{GS} = 16,85\ \text{pF}$). Com estes valores encontramos através das equações anteriores $L_S = 206,3\ \text{fH}$ e $L_G = 260\ \text{nH}$, valor que não pode ser implementado *on-chip*. Valores realizáveis de indutores integrados nesta tecnologia se encontram na faixa de aproximadamente $0,5\ \text{nH}$ a $20\ \text{nH}$. Uma maneira de contornar esta situação é apresentado na Figura 37.




Figura 37 – Degeneração indutiva com capacitor porta-fonte externo

A capacitância externa C_a aumenta a capacitância total vista entre a porta e a fonte. Este incremento permite que o valor da indutância de degeneração (L_S) aumente enquanto que a indutância da porta diminua, tornando possível a obtenção de dois valores aceitáveis e mais próximos um do outro. Com um valor de C_a igual a 230 fF obtemos agora uma indutância de degeneração (L_S) igual a 3 nH e uma indutância de porta (L_G) igual a 14,8 nH, valores realizáveis. Obviamente que todo esse equacionamento leva a um resultado aproximado, já que o modelo do transistor em alta frequência inclui outros parasitas além de C_{GS} . Assim, os ajustes necessários são realizados com o auxílio da carta de Smith (ferramenta gráfica utilizada em casamento de impedâncias).

O próximo passo consistirá em um processo iterativo de simulações paramétricas da largura do transistor (W) com a finalidade de maximizar o ganho. A variação do W acarretará em um descasamento da impedância da entrada devido a alteração da transcondutância e da capacitância porta-fonte. Entretanto, desde que a variação não seja muito grande, o ponto de adaptação da entrada não se distanciará muito do centro da carta de Smith (50Ω). Com o auxílio da carta poderemos em seguida recalcular os valores dos indutores e da capacitância para a adaptação desejada.

Neste ponto é importante definir o tipo de carga deste amplificador. Cargas indutivas são utilizadas por apresentarem em geral um menor ruído, ao custo de uma maior área em silício. Através de simulações observou-se que o ruído gerado pela carga resistiva nesta tecnologia contribuía pouco ao ruído total do amplificador, justificando o seu uso. A vantagem em se utilizar uma carga resistiva é a obtenção de uma maior resposta em frequência, e uma menor área em silício se comparado a carga indutiva.

Outro ponto importante que deve ser definido nesta etapa é a impedância de saída do circuito. O LNA deverá estar adaptado na entrada em 50Ω com a antena e adaptado na saída com o bloco que o sucede. Como o próximo bloco é um misturador, aqui já devemos ter em mente qual topologia de *mixer* utilizaremos para se conhecer um valor

aproximado de sua impedância de entrada.

Simulações paramétricas da largura do transistor e da carga nos levaram a um ganho máximo de 23 dB. Alguns ajustes finos resultam no circuito apresentado na Figura 38.

O transistor T17 em conjunto com os dois resistores de 2,5 k Ω formam o circuito de polarização do LNA, fornecendo o V_{GS} necessário. É importante acoplar o sinal de entrada capacitivamente ao LNA através de CM1, isolando os sinais AC do DC. Na saída, acoplamos o LNA ao misturador da mesma forma através do capacitor CM3. Os resultados das principais características de desempenho do LNA são resumidos na Tabela 3 e apresentados nas figuras a seguir.




Figura 38 – Circuito do LNA

Ganho	23,2 dB
Figura de ruído	2,7 dB
S11	-30 dB
IIP3	-19,4 dBm
Tensão de alimentação	0,6 V
Corrente	353 μ A
Consumo	211,8 μ W

Tabela 3 – Desempenho do LNA em 2,4 GHz




Figura 39 – Ganho, Figura de ruído e adaptação de entrada em 2,4 GHz




Figura 40 – Simulação de polos




Figura 41 – Ponto de interceptação de terceira ordem (IP3)

Device	Param	Noise Contribution	% Of Total
/PORT0	rn	4.11244e-17	52.14
/T0	id	1.36733e-17	17.33
/PORT1	rn	2.73746e-18	3.47
I4.xstack.rsrfl2	rn	2.47763e-18	3.14
I4.xstack.rprfl2	rn	2.11225e-18	2.68
OPrpp0.rmb	rn	1.48832e-18	1.89
OPrpp0.rma	rn	1.4857e-18	1.88
I4.xstack.rse1a	rn	1.22461e-18	1.55
I4.xstack.rse3a	rn	1.19163e-18	1.51
I4.xstack.rse2a	rn	1.16618e-18	1.48
I4.xstack.rpr1a	rn	1.04401e-18	1.32
I4.xstack.rpr3a	rn	1.0159e-18	1.29
I4.xstack.rpr2a	rn	9.94196e-19	1.26
I4.xstack.rsxoutp	rn	9.33524e-19	1.18
CM0.r2	rn	6.90795e-19	0.88
/T0	fn	6.12963e-19	0.78
I4.xstack.rsxinp	rn	2.88931e-19	0.37
I4.xstack.rsxins	rn	2.88931e-19	0.37
/T0	rbpb	2.7403e-19	0.35
/T0	rs	2.69742e-19	0.34

Spot Noise Summary (in V²/Hz) at 2.4G Hz Sorted By Noise Contributors
 Total Summarized Noise = 7.88789e-17
 Total Input Referred Noise = 3.83976e-19
 The above noise summary info is for noise data

Figura 42 – Contribuições dos componentes no ruído total




Figura 43 – Banda do LNA em relação a adaptação de entrada




Figura 44 – Banda passante do LNA em relação ao ganho

Os resultados obtidos foram satisfatórios, com um alto ganho e uma baixa figura de ruído para as especificações de impedância de entrada e consumo. A simulação de polos e zeros (Figura 40) é realizada para comprovar a estabilidade do amplificador, mostrando que não existem polos no eixo imaginário. O LNA, por apresentar uma carga resistiva, apresenta uma larga banda passante de aproximadamente 1,4 GHz (Figura 44). Com relação a adaptação da entrada necessitamos de pelo menos -10 dB de coeficiente de reflexão de entrada (S11) para uma boa adaptação. Neste caso a banda do LNA é de aproximadamente 0,41 GHz (Figura 43). Portanto, o LNA projetado garante uma faixa de 0,41 GHz onde satisfazemos ambas as condições de ganho elevado e casamento de entrada.

3.3 Misturador (*Mixer*)

A escolha da topologia do misturador deve ser feita levando em consideração as figuras de mérito dos outros circuitos que constituem o receptor, o LNA e o VCO. Aqui, duas considerações importantes podem ser feitas. A primeira é que o ganho do LNA é elevado, em torno de 23 dB. A segunda, e um fator crucial na escolha da topologia, é que a amplitude de oscilação do VCO também é elevada. Como já dispomos de um ganho suficiente e de uma boa amplitude de oscilação, a escolha pela topologia passiva parece ser a melhor opção por não apresentar um consumo de corrente DC, além de apresentar uma maior linearidade.

Em um sistema receptor, a saída do mixer é geralmente conectada a um amplificador de ganho variável que possui uma entrada capacitiva. Este amplificador está além dos objetivos deste trabalho. Neste projeto, porém, foi adicionado um estágio amplificador (*buffer*) com a finalidade de apresentar uma carga capacitiva ao misturador, necessário também para que se possa medir a saída em FI com o analisador de espectro durante a caracterização do circuito. Um resistor é adicionado entre o dreno dos transistores principais e o terra, com a finalidade de polarizar o misturador, cujo dreno estava flutuando. Seu valor deve ser elevado para não impactar o funcionamento do misturador. A topologia implementada neste trabalho é apresentada na Figura 45. Um diagrama de blocos das principais etapas do fluxo de projeto do misturador é apresentado na Figura 46.

O primeiro passo foi determinar as dimensões do *buffer* de saída, fixando inicialmente uma corrente de 100 μA para cada um deles. Com o objetivo de melhorar a linearidade, polariza-se a saída em um valor próximo da metade da tensão de alimentação, ou seja, 0,3 Volts. Com isto, consegue-se uma melhor excursão do sinal de saída em torno da tensão de alimentação. Definidos os valores da corrente e da tensão de saída, é encontrado os valores dos resistores R3 e R4 iguais a 3 k Ω . Para determinar as dimensões aproximadas do transistor pode-se utilizar a equação da corrente para um PMOS na




Figura 45 – Topologia do misturador deste trabalho




Figura 46 – Fluxo de projeto do misturador

saturação.

$$I_{DS} = \frac{1}{2} \mu_p C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 \quad (3.4)$$

Os parâmetros μ_p e C_{ox} , mobilidade das lacunas e a capacitância do óxido respectivamente, podem ser encontradas nos manuais da tecnologia, ou extraídos através de simulação. A tensão de limiar (V_{th}) também pode ser encontrada por simulação. O valor de V_{GS} para este *buffer* é igual a tensão de alimentação VDD (0,6V). Encontramos então as seguintes dimensões: $W = 6 \mu\text{m}$ e $L = 120 \text{ nm}$.

Através de simulações observamos resultados abaixo do esperado por utilizar valores aproximados e a dimensão mínima do comprimento do canal. O efeito da modulação do comprimento do canal diminui a resistência de saída do amplificador, diminuindo assim o seu ganho. Depois de alguns ajustes chegamos a resultados mais satisfatórios com as seguintes dimensões: $W = 11,5 \mu\text{m}$ e $L = 600 \text{ nm}$.




Figura 47 – Circuito do misturador

Perda de conversão	≈ -2 dB
Tensão de alimentação	0,6 V
Corrente	$195 \mu\text{A}$
Consumo	$117 \mu\text{W}$

Tabela 4 – Algumas características de desempenho do misturador

Para os transistores do misturador responsáveis pelo chaveamento, o *trade-off* deve ser feito entre as perdas no canal e a capacitância parasita que este apresentará ao VCO. Se aumentarmos a largura do transistor (W), diminuiremos a resistência do canal e consequentemente as perdas durante a conversão, por outro lado aumentaremos a capacitância vista pelo VCO. Caso o VCO veja uma carga capacitiva elevada, sua amplitude de oscilação diminuirá comprometendo o funcionamento do transistor como chave e aumentado assim as perdas de conversão. Neste ponto uma simulação paramétrica para encontrar um valor ótimo da largura dos transistores M1 e M2 é necessária. Vale salientar que o misturador não foi simulado isoladamente. Isto quer dizer que nesta simulação paramétrica o LNA e o VCO já projetados servem de entradas para misturador. O comprimento do canal é mantido o mínimo (120 nm) para diminuir a capacitância parasita vista pelo VCO. Através de simulações paramétricas de balanço harmônico, encontramos um valor ótimo de W igual a $2,8 \mu\text{m}$. O resistor R_p é determinado suficientemente alto para não influir sobre o comportamento do mixer, escolhemos $35,5 \text{ k}\Omega$. O circuito final do misturador é apresentado na Figura 47. A Tabela 4 sumariza algumas das características do misturador. Os resultados do receptor serão discutidos no próximo capítulo.

3.4 Etapa de *Layout*

A etapa de *layout* é extremamente importante no projeto de circuitos integrados, representando o desenho físico do circuito. Este, se mal projetado, pode vir a impactar significativamente o desempenho final do circuito. Para o *layout* é utilizado a mesma ferramenta utilizada durante as simulações do esquemático (*Cadence*). Nesse ponto existem três simulações que devem ser realizadas para garantir o funcionamento do nosso circuito. A simulação DRC (*Design Rules Check*) deve ser constantemente realizada para garantir que as regras de desenho da tecnologia em questão estão sendo respeitadas. Finalizado o circuito devemos realizar uma simulação LVS (*Layout Vs Schematic*), para garantir que o desenho físico do circuito corresponde ao esquemático proposto. Por último deve-se realizar simulações PEX (*Parasitic Extraction*) com a finalidade de simular o circuito em condições reais, ou seja, considerando os parasitas extraídos do circuito. Existem inúmeras regras e técnicas para o projeto de um bom layout, algumas destas que vale a pena salientar são:

- *Layout* de circuitos diferenciais devem ser perfeitamente simétricos, como é o caso do VCO;
- Trilhas por onde circula uma elevada corrente devem ser largas com o intuito de diminuir sua resistência parasita e portanto a queda de tensão na trilha. As trilhas de alimentação devem ser as mais largas;
- Trilhas por onde circula uma pequena corrente devem ser estreitas, já que a resistência parasita associada não irá causar uma queda de tensão elevada. Para este caso devemos priorizar a capacitância parasita, que pode vir a atrapalhar o funcionamento do circuito em altas frequências;
- Outro ponto importante é evitar o cruzamento de trilhas de diferentes metais, com a finalidade de também reduzir as capacitâncias parasitas e evitar acoplamentos não desejados de sinais que devem estar isolados uns dos outros;

Os layouts dos circuitos serão apresentados no próximo capítulo.

4 RESULTADOS

Após o fluxo de projeto descrito anteriormente, chegamos a um circuito receptor funcional que opera com baixo consumo (Figura 48). A Tabela (5) sumariza as principais características de desempenho deste receptor considerando uma carga capacitiva de 8,5 fF. A Figura 50 apresenta a resposta transiente do sinal FI obtido. Como podemos observar, o sinal não apresenta a forma característica de um sinal modulado em amplitude, isto ocorre devido à presença de outras componentes no espectro. Através do processo de filtragem, que será implementado em uma placa de circuito impresso, poderemos obter o sinal modulado em amplitude característico. Os *layouts* dos três blocos implementados são apresentados nas Figuras 51, 52 e 53. Nesta etapa uma retro-simulação individual dos circuitos é feita considerando os parasitas incluídos pela simulação PEX. O bloco mais crítico que necessitou mais tempo de trabalho foi o oscilador. De fato, foram necessárias algumas compensações, não só no seu *layout*, mas também no circuito do *buffer* para que o VCO oscilasse com uma boa amplitude. Os outros *layouts* tiveram suas características otimizadas através das regras descritas no capítulo anterior. O *layout* completo do receptor e o circuito integrado enviado a fabricação através do convênio com a MOSIS são apresentados nas Figuras 54 e 55. No *layout* final foi definido dois *pads* de alimentação, um para o VCO e o outro para o LNA mais misturador. Isto foi feito pensando na caracterização do circuito, em caso da necessidade de se utilizar uma tensão de alimentação diferente no VCO, caso ele precise de uma maior corrente para oscilar.

O *layout* como um todo não foi simulado (pós extração) tendo em vista os prazos curtos para envio à fabricação (início de Maio de 2016). Entretanto, os principais blocos deste circuito receptor foram otimizados individualmente considerando seus parasitas, apresentando respostas finais satisfatórias. Com isto espera-se a obtenção de boas medições durante o processo de caracterização do circuito, após a chegada dos *chips*. Alguns dos resultados pós extração de parasitas do LNA e do VCO são apresentados na Tabela (6).

Ganho total	21 dB
NF_{LNA}	2,7 dB
S11 (impedância de entrada)	50Ω/ -30 dB
Ruído de fase do VCO @1MHz	-112,7 dBc/Hz
Frequência Intermediária (FI) obtida	30 MHz
Tensão de alimentação	0,6 V
Corrente total	1,4 mA
Consumo total	840 μW

Tabela 5 – Desempenho do receptor para entrada em 2,4 GHz e com $V_{tune} = 0,6$ V




Figura 48 – Circuito completo do receptor




Figura 49 – Balanço harmônico mostrando o sinal FI para uma entrada de $300 \mu\text{V}$ de amplitude




Figura 50 – Transiente do sinal FI obtido

Ganho _{LNA}	21 dB
NF _{LNA}	3 dB
S11 (impedância de entrada)	50Ω/ -20 dB
Ruído de fase do VCO @1MHz	-109 dBc/Hz
Tensão de alimentação	0,6 V
Corrente total	1,4 mA
Consumo total	840 μW

Tabela 6 – Algumas características de desempenho do LNA e VCO pós extração de parasitas




Figura 51 – Layout do VCO ($550 \mu\text{m} \times 600 \mu\text{m}$)




Figura 52 – Layout do LNA ($550 \mu\text{m} \times 580 \mu\text{m}$)




Figura 53 – Layout do Misturador ($80 \mu\text{m} \times 70 \mu\text{m}$)




Figura 54 – Layout do receptor ($1000 \mu\text{m} \times 650 \mu\text{m}$)




Figura 55 – Circuito integrado ($1,5 \text{ mm} \times 1,5 \text{ mm}$) incluindo o receptor e outros circuitos

5 CONCLUSÃO

Este trabalho apresentou um fluxo de projeto para a concepção de sistemas receptores RF de baixo consumo em tecnologia CMOS. Todas as etapas de projeto que incluem a revisão bibliográfica, simulações a nível de esquemático e desenho do layout foram apresentadas. Para este *design* fizemos uso da tecnologia CMOS8RF de 130 nm da IBM na plataforma *Cadence Design Systems*. Diferentes simulações devem ser realizadas para garantir um bom funcionamento dos circuitos individualmente e do seu conjunto.

O VCO proposto apresentou um ruído de fase de -109 dBc/Hz e um bom nível de potência de saída, assegurando um bom chaveamento na etapa de “mistura” dos sinais. Por outro lado o LNA proposto se mostrou capaz de fornecer um alto ganho (21 dB), uma ótima adaptação de entrada e uma baixa figura de ruído (3 dB) em uma banda de aproximadamente 400 MHz. O misturador cumpriu o seu papel, trasladando a frequência RF de 2,4 GHz para uma frequência intermediária de 30 MHz, na qual o sinal mensagem poderá ser extraído da envoltória do sinal modulado.

O receptor como um todo apresentou resultados bastante satisfatórios com respeito a ganho, ruído e casamento de entrada, tendo em vista que o circuito completo consome uma potência de apenas 840 μW .

A caracterização do circuito está prevista pra ser realizada em meados de Outubro de 2016, onde o *chip* recebido será implementado em uma placa de circuito impresso com a adição dos filtros requeridos (caso necessário).

Os frutos deste trabalho terão aplicação direta em sistemas de telecomunicações, como por exemplo as redes de sensores sem fio de ultra-baixo consumo, sistemas de telefonia móvel e futuramente nos sistemas de rádio cognitivo.

Após a caracterização, trabalhos futuros serão encorajados em busca de melhorias do circuito receptor e/ou fabricação de outros, como por exemplo a etapa transmissora, vislumbrando a concepção de um transceptor RF integrado completo.

Referências

- [1] BAKER, R. J. *CMOS: Circuit Design, Layout, and Simulation*, Wiley, 2010.
- [2] RAZAVI, B. *RF Microelectronics*, 2nd edition. Prentice-Hall, Inc., 2012.
- [3] LEE, T. H. *The Design of CMOS Radio-Frequency Integrated Circuits*. Cambridge University Press, 2004.
- [4] YOO, S.; YOO H. A Low Power Current-reused CMOS RF Front-end with Stacked LNA and Mixer. *Tropical Meeting on Silicon Monolithic Integrated Circuits in RF Systems*, p. 103-106, 2007.
- [5] SHAEFFER, D. K.; LEE, T. H. A 1.5 V, 1.5 GHz CMOS Low Noise Amplifier, *IEEE Journal of Solid-State Circuits*, v. 32, n. 5, p. 745-759, 1997.
- [6] ELLINGER, F. *Radio Frequency Integrated Circuits and Technologies*, Springer, 2007.
- [7] EVERSON, M. *Projeto de Misturador com topologia Célula de Gilbert utilizando pHEMT*". Tese de Doutorado - Universidade Estadual de Campinas, São Paulo, 2002.
- [8] DOAN, C. H. *Design and Implementation of a Highly- Integrated Low-Power CMOS Frequency Synthesizer for an Indoor Wireless Wideband CDMA Direct Conversion Receiver*. Dissertação de mestrado – University of California, Berkeley, 2000.
- [9] TAUB, H.; SCHILLING D. L. *Principles of Communication Systems*, McGraw-Hill, 1986.
- [10] TELLI A.;ASKAR M. CMOS LNA Design For System-on-chip receiver Stages. *Silicon Monolithic Integrated Circuits in RF Systems*, p. 171-174, 2004
- [11] JOHNSON, J. The Schottky effect in low frequency circuits. *Physical review*. v. 26, n. 1, p. 71-85, 1925.
- [12] SOUZA, A.. A. L. On the Cyclostationary Properties of the 1/f Noise of Microwave Semiconductor Devices, *Proceedings of the International Microwave Symposium*, Atlanta, p. 1569-1572, 2008.
- [13] MANSOUR M. M. On the design of low phase-noise CMOS LC-tank oscillators, *International Conference on Microeletronics*, p. 407-412, 2008.
- [14] ADREANI, P. A study of phase noise in Colpitts and LC-tank CMOS oscillators. *IEEE Journal of Solid-State Circuits*, v. 40, n. 5, p. 1107-1118, 2005.

- [15] RAZAVI, B. *Design of Analog CMOS Integrated Circuits*. McGraw-Hill, 2000.
- [16] ADREANI, P. On the use of MOS varactors in RF VCOs, *IEEE Journal of Solid-State Circuits*, v. 35, n. 6, p. 905-910, 2000.