

Universidade Federal da Paraíba

Centro de Energias Alternativas e Renováveis

Departamento de Engenharia Elétrica

GUSTAVO MAXIMO URQUIZA DE SÁ

MEDIÇÃO DE DISTÂNCIA COM RADAR: UM ESTUDO DE Caso de Sistema Digital utilizando a Ferramenta Xilinx Vivado HLS

João Pessoa, Paraíba Junho de 2018

MEDIÇÃO DE DISTÂNCIA COM RADAR: UM ESTUDO DE Caso de Sistema Digital utilizando a Ferramenta Xilinx Vivado HLS

Trabalho de Conclusão de Curso submetido ao Departamento de Engenharia Elétrica da Universidade Federal da Paraíba como parte dos requisitos necessários para a obtenção do título de Engenheiro Eletricista.

Área de Concentração: Sistemas Digitais e Análise de Sinais Digitais

Orientador: Prof. Lucas Vinícius Hartmann

> João Pessoa, Paraíba Junho de 2018

Catalogação na publicação Seção de Catalogação e Classificação



MEDIÇÃO DE DISTÂNCIA COM RADAR: UM ESTUDO DE CASO DE SISTEMA DIGITAL UTILIZANDO A FERRAMENTA XILINX VIVADO HLS

Trabalho de Conclusão de Curso submetido ao Departamento de Engenharia Elétrica da Universidade Federal da Paraíba como parte dos requisitos necessários para a obtenção do título de Engenheiro Eletricista.

Área de Concentração: Sistemas Digitais e Análise de Sinais Digitais.

Aprovado em / /

Professor Lucas Vinícius Hartmann Universidade Federal da Paraíba Avaliador

Professor Carlos Alberto de Souza Filho Universidade Federal da Paraíba Avaliador

Professor José Maurício Ramos de Souza Neto Universidade Federal da Paraíba Avaliador

Dedico este trabalho a Deus, meu Senhor e Salvador, à minha família e aos meus amigos, que sempre estiveram comigo me motivando e apoiando nos momentos mais difíceis.

AGRADECIMENTOS

Em primeiro lugar agradeço a Deus, meu Senhor, por todas as bênçãos em minha vida, sem Ele eu não estaria aqui.

Agradeço também à minha família por ter me apoiado incondicionalmente todos os tempos.

Aos meus amigos e colegas de curso que sempre estiveram presente nessa jornada, em especial ao grupo PPG.

RESUMO

Utilizar ferramentas de síntese para desenvolver sistemas digitais são uma atividade primordial para um Engenheiro Eletricista. Este Trabalho de Conclusão de Curso consiste em utilizar a ferramenta *Xilinx* Vivado HLS, para desenvolver um sistema digital medidor de distância. Este sistema irá realizar medições provenientes de sinais de radar do tipo PRF (*Pulse Repetition Frequency*) que serão emulados. Os dois sistemas, medidor e emulador, serão desenvolvidos para um dispositivo FPGA utilizando a linguagem de descrição de *hardware Verilog*.

A placa FPGA utilizada foi a Basys 3 da Digilent©.

Palavras-chave: Radar, FPGA, Verilog, Sistemas Digitais, PRF(*Pulse Repetition Frequency*).

ABSTRACT

Utilize synthesis tools to develop digital systems are an important activity to an Electrical Engineer. This work consists in use the Xilinx Vivado HLS to develop a digital system capable of ranging. This system will measure distance from radar PRF (Pulse Repetition Frequency) signals that will be in the form of emulation. Both systems will be set in a FPGA device with Verilog hardware description language.

The FPGA board used was the Basys 3 from Digilent©.

Keywords: Radar, FPGA, Verilog, Digital Systems, PRF (Pulse Repetition Frequency).

LISTA DE ILUSTRAÇÕES

Figura 1 -	Principais elementos de um sistema de radar	4
Figura 2 -	Bandas de Frequência de sinais de Radar	7
Figura 3 -	Exemplo de sinais transmitidos em sistemas de radar.	7
Figura 4 -	Representação do sinal PRF.	9
Figura 5 -	Representação do sinal de retorno	9
Figura 6 -	Sinal PRF e retornos com e sem ambiguidade	9
Figura 7 -	Estrutura interna de um FPGA	13
Figura 8 -	Estrutura conceitual de um FPGA.	14
Figura 9 -	Diagrama conceitual de uma célula lógica.	14
Figura 10 -	Vista Frontal da Placa Basys 3.	16
Figura 11 -	Apresentação das portas Pmod.	17
Figura 12 -	Representação da ligação dos LEDs dos displays de 7-segmentos	17
Figura 13 -	Página Inicial do Vivado	19
Figura 14 -	Etapa da escolha do tipo de projeto	20
Figura 15 -	Escolha do dispositivo FPGA utilizado no projeto	20
Figura 16 -	Sumário do novo Projeto	21
Figura 17 -	Página de Gerenciamento do Projeto	21
Figura 18 -	Apresentação do IP Catalog.	22
Figura 19 -	Arquivo de Constraints da Basys 3	23
Figura 20 -	Tipos de Simulação no Vivado	24
Figura 21 -	Esquemático de um Testbench	25
Figura 22 -	Sinal digitalizado de pulso único	28
Figure 22		ada
rigula 25 -	Detaine do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici	laua
SW[1]	Detaine do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici	30
SW[1] Figura 24 -	Detalhe dos sinais simulados com marcações de tempo.	30 31
SW[1] Figura 24 - Figura 25 -	Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio	30 31 32
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns	30 31 32 32
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 -	Detalhe do sinais simulados com marcações de tempo. Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns. Deslocamento no tempo do sinal com atraso de 680ns.	30 31 32 32 33
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 -	Detalhe do sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Deslocamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns	30 31 32 32 33 33
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 -	Detalhe dos sinais simulados com marcações de tempo. Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Deslocamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância	30 31 32 32 33 33 36
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Deslocamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância	30 31 32 32 33 33 33 36 37
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Deslocamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância	30 31 32 32 33 33 33 36 37 38
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo. Forma de onda do sinal de Transmissão visto pelo osciloscópio. Deslocamento no tempo do sinal com atraso de 960ns. Deslocamento no tempo do sinal com atraso de 680ns. Descolamento no tempo do sinal com atraso de 100ns. Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância. Simulação do programa medidor de distância. Detalhe da simulação do sinal RX com objeto a 144 metros.	30 31 32 33 33 33 36 37 38 38
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 33 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Descolamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância Simulação do programa medidor de distância Detalhe da simulação do sinal RX com objeto a 144 metros Detalhe da simulação do sinal RX com objeto a 102 metros	30 31 32 33 33 33 36 37 38 38 38
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 33 - Figura 34 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Deslocamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância Simulação do programa medidor de distância Detalhe da simulação do sinal RX com objeto a 144 metros Detalhe da simulação do sinal RX com objeto a 15 metros	30 31 32 33 33 33 33 33 33 38 38 39 39
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 33 - Figura 34 - Figura 35 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo. Forma de onda do sinal de Transmissão visto pelo osciloscópio. Deslocamento no tempo do sinal com atraso de 960ns. Deslocamento no tempo do sinal com atraso de 680ns. Descolamento no tempo do sinal com atraso de 100ns. Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância. Simulação do programa medidor de distância. Detalhe da simulação do sinal RX com objeto a 144 metros. Detalhe da simulação do sinal RX com objeto a 15 metros. Medição de distância para o sinal recebido a uma distância de 144 metros.	30 31 32 32 33 33 33 33 33 33 38 38 39 39 39
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 33 - Figura 33 - Figura 35 - Figura 36 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Deslocamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância Simulação do programa medidor de distância Detalhe da simulação do sinal RX com objeto a 144 metros Detalhe da simulação do sinal RX com objeto a 15 metros Medição de distância para o sinal recebido a uma distância de 144 metros Medição de distância para o sinal recebido a uma distância de 102 metros.	30 31 32 33 33 33 36 37 38 38 39 39 40 41
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 33 - Figura 34 - Figura 35 - Figura 36 - Figura 37 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Deslocamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância Detalhe da simulação do sinal RX com objeto a 144 metros Detalhe da simulação do sinal RX com objeto a 15 metros Medição de distância para o sinal recebido a uma distância de 102 metros. Medição de distância para o sinal recebido a uma distância de 15 metros.	30 31 32 33 33 33 33 33 33 33 38 39 40 41
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 30 - Figura 31 - Figura 32 - Figura 33 - Figura 35 - Figura 36 - Figura 37 - Figura 38 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo Forma de onda do sinal de Transmissão visto pelo osciloscópio Deslocamento no tempo do sinal com atraso de 960ns Descolamento no tempo do sinal com atraso de 680ns Descolamento no tempo do sinal com atraso de 100ns Processo de funcionamento do programa medidor de distância Esquemático do <i>testbench</i> para simulação do programa medidor de distância. Simulação do programa medidor de distância. Detalhe da simulação do sinal RX com objeto a 144 metros. Detalhe da simulação do sinal RX com objeto a 102 metros. Detalhe da simulação do sinal RX com objeto a 15 metros. Medição de distância para o sinal recebido a uma distância de 144 metros. Medição de distância para o sinal recebido a uma distância de 15 metros. Medição de distância para o sinal recebido a uma distância de 15 metros.	30 31 32 33 33 33 33 33 33 38 39 39 39 40 41 41
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 32 - Figura 33 - Figura 35 - Figura 36 - Figura 37 - Figura 38 - Figura 39 -	Detaine do inicio da geração, quando a chave Sw[0] e Zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo	30 31 32 33 33 33 33 33 33 33 38 39 39 39 39 40 41 44
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 28 - Figura 29 - Figura 30 - Figura 30 - Figura 31 - Figura 32 - Figura 32 - Figura 33 - Figura 35 - Figura 36 - Figura 37 - Figura 38 - Figura 39 - Figura 40 -	Detalhe do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inicio Detalhe dos sinais simulados com marcações de tempo	30 31 32 33 33 36 37 38 38 38 38 39 39 40 41 44 44 44
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 30 - Figura 31 - Figura 32 - Figura 33 - Figura 35 - Figura 36 - Figura 37 - Figura 38 - Figura 39 - Figura 40 - Figura 41 -	Detaine do inicio da geração, quando a chave Sw[0] e zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo	30 31 32 33 33 33 36 33 36 33 36 38 38 38 39 41 41 44 44 45 45
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 33 - Figura 34 - Figura 35 - Figura 36 - Figura 37 - Figura 38 - Figura 39 - Figura 40 - Figura 41 - Figura 42 -	Detaine do inicio da geração, quando a chave SW[0] e Zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo	30 31 32 33 33 33 33 33 33 33 33 33 33 33 33 34 39 40 41 44 44 45 45 46
Figura 23 - SW[1] Figura 24 - Figura 25 - Figura 26 - Figura 27 - Figura 28 - Figura 29 - Figura 30 - Figura 31 - Figura 32 - Figura 32 - Figura 33 - Figura 35 - Figura 36 - Figura 37 - Figura 38 - Figura 39 - Figura 40 - Figura 41 - Figura 42 - Figura 43 -	Detalhe do inicio da geração, quando a chave SW[0] e Zerada e a transmissão e inici Detalhe dos sinais simulados com marcações de tempo	30 31 32 33 33 36 33 36 37 38 38 38 39 39 40 41 41 44 44 45 46 46

LISTA DE TABELAS

Tabela 1 – Especificação dos Componentes da Placa Basys 3	16
Tabela 2 – Atraso no Tempo entre o sinal transmitido e o sinal recebido	29
Tabela 3 – Sinais Apresentados na simulação	30
Tabela 4 – Análise dos atrasos dos sinais na Figura 14	31
Tabela 5- Distância calculada para os sinais simulados	35
Tabela 6 – Sinais visualizados na simulação do programa	38
Tabela 7 – Região de medição do sistema desenvolvido	42
Tabela 8 – Valores de Resolução para valores de clock	43

SUMÁRIO

1 Introdução	0	1
1.1 Obje	etivos	2
1.1.1 O	Objetivos específicos	3
2 Sistemas of	de Radar	4
2.1 Sina	is de Radar	5
3 Plataform	a de Desenvolvimento	
3.1 FPG	JA	13
3.2 Basy	ys 3	15
3.3 Viva	ado	
3.3.1 C	riação de Projeto com o Vivado	19
3.3.2 G	Gerenciamento de Projeto	22
3.3.3 T	Testbench	24
4 Implemen	ntação	
4.1 Emu	ılador do sinal PRF	26
4.1.1 F	uncionamento do Circuito	27
4.1.2 S	imulação do Emulador	29
4.1.3 E	experimentação em Laboratório	31
4.2 Med	lição de Distância	34
4.2.1 F	uncionamento do Circuito	
4.2.2 S	imulação do Medidor de Distância	
4.2.3 T	estes na Placa	40
4.3 Cara	acterísticas do Sistema	42
5 Conclusão	0	
Bibliografia		
Apêndice A – C	Código do Trabalho Desenvolvido	51
I – Módulo F	Principal	51
II – Emulado	or PRF	52
III – Medido	r de Distância	55
Apêndice B – O	Código do Testbench	57
Apêndice C - U	Jtilization Report pós Implementação	

1 INTRODUÇÃO

Sistemas de radar é um campo muito explorado na engenharia por possuir um grande espectro de aplicações e também por apresentar fidelidade de informação. Um radar é capaz de detectar objetos a quilômetros de distância, informar sua distância, velocidade e direção de movimento, podendo ser empregado em diversas aplicações como atuar com controle de tráfego, auxiliar meteorologistas com análise do tempo, identificar resíduo em dutos nas aplicações industriais, entre outras aplicações (CURRY, 2004).

Para as pessoas em geral a palavra radar remete a utilização de radares em rodovias, porém o campo de radar é bem mais amplo. O desenvolvimento desta tecnologia é datado desde o século XIX, no fim da década de 1880 quando o cientista alemão Heirich Hertz realizava experimentos com radiação eletromagnética, como extensão ao trabalho teórico desenvolvido por James Clerk Maxwell (SKOLNIK, 2018).

Durante os anos 1930 iniciaram os estudos mais aprofundados dos radares, muito provocado por conta da guerra, pois quem possuísse um sistema de radar mais robusto estaria em maior vantagem durante os confrontos, pois saberiam com antecedência a presença dos inimigos.

Com advento da era digital, durante os anos 70, os sistemas de radar sofreram mais um período de expansão de suas tecnologias, a partir de agora contando então com sistemas de análise de *doppler* (RICHARD; SCHEER; HOLM, 2010). Desde então inúmeros os avanços neste âmbito de pesquisa e atualmente suas aplicações vão além das militares e de controle de tráfego.

Segundo Dickmann e Appenrondt (2014) esta ciência passou a ter implicações em outros campos como o industrial, conquistando espaço na área de meteorologia, controle de tráfego aéreo e nos carros autônomos. Ainda, notou-se também uma expansão de sua utilização no ramo da medicina, com exame do *status* de saúde, analisando batimentos cardíacos e trajetória do centro de gravidade do corpo humano, como apontado por Mizirin et al. (2010)

Os avanços das tecnologias de semicondutores com surgimento da miniaturização dos transistores transformaram as tecnologias digitais em um campo amplamente utilizado, possibilitando construção de sistemas digitais com operações mais complexas, rápidas e ocupando a menor área possível (FERDJALLAH, 2011).

Assim, surgiram os processadores que são sistemas digitais capazes de efetuar operações matemáticas de forma rápida e precisa além de diversas outras funções (DAWOUD; PEPLOW, 2010).

Os sistemas digitais são desenvolvidos em diversos formatos, podendo ser programas em linguagem de programação aplicados a processadores ou microcontroladores, dispositivos digitais construídos para aplicações específicas, por exemplo, os SoC (*System on Chip*), e também há os dispositivos FPGA (*Field Programmable Gate-Array*).

Com o desenvolvimento dos dispositivos FGPA e das linguagens de descrição de *hardware* (HDL – *Hardware Description Language*) foi permitido que os desenvolvedores pudessem rapidamente desenvolver e simular circuitos digitais, permitindo a criação de protótipos para sistemas digitais, um exemplo são as desenvolvedoras de processadores que utilizam placas de FPGA para prototipação dos sistemas digitais que estão em desenvolvimento como apontado por Chu (2008).

Visto isso, a motivação para esse trabalho é que para o desenvolvimento de sistemas digitais é necessária a utilização de ferramentas que realizem síntese, análise e implementação. A escolha do tema deu-se devido à sua relação direta com elementos do curso de Engenharia Elétrica, principalmente conteúdos referentes à eletrônica, como analise de sinais e sistemas e utilização de ferramenta para síntese e implementação de sistema digital.

1.1 **OBJETIVOS**

O objetivo principal desse trabalho é apresentar dois sistemas digitais, desenvolvidos em Verilog, utilizando a ferramenta Vivado da Xilinx para sua síntese e implementação em que um dos sistemas irá emular sinais PRF e o outro sistema irá medir distância utilizando sinais PRF (*Pulse Repetition Frequency*). Os sistemas serão programados em um dispositivo FPGA (Basys 3).

1.1.1 Objetivos específicos

O trabalho tem como objetivos específicos o estudo de assuntos vistos na graduação como análise de sinais e sistemas, desenvolvimento de projetos e utilização de ferramentas para modelagem, os principais tópicos são:

- Estudo de Sinais de Sistema de Radar;
- Estudo de ferramenta de síntese de HDL;
- Estudo de sistema digital em FPGA.

2 SISTEMAS DE RADAR

Os sistemas de radar são sistemas responsáveis por emitir ondas eletromagnéticas para uma área de interesse e através das ondas que são refletidas estimar informações acerca dos objetos presentes nessa área (RICHARDS; SCHEER; HOLM, 2010). Estas informações podem ser de qual material é composto o objeto, sua distância com relação à antena de transmissão e sua velocidade relativa ao sistema de radar, entre outras informações.

Os sinais de radar são ondas eletromagnéticas, transmitidas e recebidas por uma ou mais antenas transmissora e receptora, estes podem ser contínuos ou pulsados. Porém, para o processamento do sinal receptor é necessário primeiramente conhecer as características do sinal transmitido, como frequência, amplitude e fase.

Na figura 1, apresenta-se um sistema de radar hipotético no qual são mostrados os principais subsistemas que o compõem. Os componentes do sistema da figura 1 são o *transmitter* (transmissor), responsável por gerar o sinal a ser transmitido.



Figura 1 - Principais elementos de um sistema de radar.

Fonte: (RICHARDS; SCHEER; HOLM, 2010).

Em seguida apresenta-se a parte responsável por controlar o sinal na antena para transmissão ou recepção. Antes do componente receptor é utilizando uma chave de proteção, com o objetivo de proteger o circuito receptor do sinal de alta energia que é transmitido, uma vez que este é projetado para trabalhar com um sinal muito pequeno.

Ainda, este conjunto realiza o condicionamento do sinal, onde o primeiro passo é utilizar um LNA (*Low Noise Amplifier*) para reduzir a figura de ruído ao longo do circuito analógico do sinal e amplificar a potência do sinal. Em seguida, este é multiplicado pelo oscilador local, utilizado no transmissor, esta multiplicação permite que apareça um componente do sinal em uma frequência mais baixa, sendo esta a frequência intermediária.

Além disso, após esta etapa o sinal é amplificado e depois filtrado com o objetivo de eliminar os componentes de frequência indesejada, como também para propiciar que o conversor A/D possa digitalizar o sinal desejado. Por fim, o processador digital de sinal (*signal processor*) irá realizar as funções propriamente ditas do radar, sendo elas detectar e medir.

2.1 SINAIS DE RADAR

Os sinais de radar são ondas eletromagnéticas e são caracterizadas por frequência, fase e amplitude. A faixa de operação das ondas de um sistema de radar estão entre 3MHz e 110GHz, embora a maioria esteja entre 300MHz e 35GHz (RICHARDS; SCHEE; HOLM, 2010). A equação que rege a potência do sinal recebido pela antena receptora de um sistema de radar é descrita pela Equação (2.1) a seguir (BARTON, 2012).

$$P_R = \frac{P_T G_T G_R \lambda^2 \sigma}{(4\pi)^3 R^4} \tag{2.1}$$

Onde:

- P_R é a Potência Recebida em Watts;
- P_T é a Potência Transmitida em Watts;
- G_T é o ganho da Antena transmissora em Watts;
- G_R é o ganho da Antena Receptora em Watts;
- λ é o comprimento de onda em metros;

- σ é o RCS (*Radar Cross Section*), referente à área efetiva irradiada pelo objeto, é medido em m²;
- R é a distância entre o radar e o objeto em metros.

Dividindo a Equação (2.1) pela Potência do sinal do ruído, encontra-se a equação da relação sinal-ruído (SNR), mostrada na Equação (2.2) (BARTON, 2012).

$$SNR = \frac{P_T G_T G_R \lambda^2 \sigma}{(4\pi)^3 R^4 k T_s BL}$$
(2.2)

Onde:

- k é a constante de Boltzmann (1,38x10⁻²³ watt-segundos/K);
- T_s é a temperatura de ruído do sistema em Kelvin;
- L são as perdas adicionais no sistema;
- B é a banda de frequência do sistema receptor em Hz.

As Equações (2.1) e (2.2) são de grande importância para o desenvolvimento, posto que irão modelar o sistema de radar a ser construído, determinando as suas características. As equações expressam o maior valor da relação sinal-ruído através dos parâmetros do sistema, o mínimo valor da relação sinal-ruído que é necessário para a operação do radar e, portanto, o maior alcance para os parâmetros do radar (BARTON, 2012).

As Equações (2.1) e (2.2) são para um sistema de radar utilizando antenas direcionais, ou seja, antenas que enviam e recebem sinais em uma única direção. A figura 2 apresenta as frequências utilizadas pelos sinais de radar, assim como as suas bandas (RICHARDS; SCHEER; HOLM, 2010).

Figura 2 - Bandas de Frequência de sinais de Radar.



Fonte: (RICHARDS; SCHEER; HOLM, 2010).

O sistema de transmissão de radar pode utilizar vários tipos de sinal, podendo estes serem contínuos com uma frequência fixa no tempo, contínuos com frequência variando (Sinal FM) ou pulsados modulados a uma onda contínua. Na figura 3 tem-se três tipos de sinais utilizados em transmissores de radar.





Fonte: (Do Autor, 2018).

Atualmente, os sinais contínuos não são mais utilizados pois os benefícios da utilização dos outros sinais apresentam mais vantagens em comparação com o custo de projeto, conforme apontado por Levanon e Mozeson (2004).

Para a realização das funções do radar o processamento de um sinal contínuo sofre mais com efeitos de ruído em relação aos outros sinais, acarretando em maiores dificuldades para as medições de distância e velocidade. A distância é calculada pela Equação (2.1), onde se observa que os valores da potência do sinal recebido são pequenos.

Por exemplo, para um transmissor com potência na ordem de 1000 W, com ganhos de 10 W nas antenas de transmissão e recepção, λ de 0,15 m (considerando um sinal de frequência de 2 GHz), um *Radar Cross* Section (RCS) para um veículo com $\sigma = 100 \text{ m}^2$ e considerando um alvo a 100 m de distância, temos uma potência recebida de 7,5589 μ W, que é um sinal com potência considerada pequena. Desta forma, acrescentando os efeitos de ruído, o sistema de radar com transmissão de sinal contínuo precisaria de um transmissor de potência muito elevada para aumentar a sua relação sinal-ruído.

Alguns sistemas de radar utilizam o sinal transmitido como um sinal com frequência variante no tempo, um exemplo dessa aplicação é o *CanRadar*, desenvolvido por Guimarães (2014). Nesta aplicação, a partir do apresentado por Guimarães (2014) para realizar a medição de distância, o sinal transmitido era modulado em frequência por um sinal modulante triangular. Por sua vez, quando recebido ele era multiplicado pelo sinal transmitido e por meio do *software* MATLAB[®] era processado e então apresentados os valores da distância medida.

Os sinais pulsados são sinais a partir dos quais as ondas eletromagnéticas são transmitidas por um intervalo curto de tempo, durante o qual o receptor é isolado. Após a transmissão existe o tempo de "escuta", este intervalo serve para a antena receptora captar o sinal de retorno e é apresentado na figura 4 onde apresenta-se o PRF (*Pulse Repetition Frequency*), a frequência entre pulsos, e o PRI (*Pulse Repetition Interval*), o intervalo de tempo entre pulsos, e na figura 5 se mostra uma representação do sinal de retorno.

Observando as figuras 4 e 5, é possível então perceber que para que o sistema reconheça o sinal de retorno, este deve retornar durante o tempo estabelecido de "escuta". Isto é para evitar a ambiguidade na medição de distância, que é quando um alvo emite o eco com um tempo de retorno é maior que o tempo de "escuta".

A ambiguidade pode provocar cálculos errôneos no sistema, pois na prática esse eco que surge no receptor, é referente ao primeiro pulso. A figura 6 exemplifica esse efeito, onde o sinal de cor azul é referente ao transmissor, o de cor vermelha é a um alvo cujo eco está dentro do tempo de "escuta" e em verde representando um alvo cujo eco provoca ambiguidade na medição de distância, onde sua recepção se dá após a transmissão do segundo pulso.

Pulse Repetition Interval, Tempo de Transmissão: T PRI PRF = 1/PRI Recepção Tempo de "escuta" Time

Figura 4 - Representação do sinal PRF.

Adaptado de (RICHARDS; SCHEER; HOLM, 2010).

Figura 5 - Representação do sinal de retorno.



Adaptado de (RICHARDS; SCHEER; HOLM, 2010).

Figura 6 - Sinal PRF e retornos com e sem ambiguidade.



Fonte: (Do Autor, 2018).

Para calcular o alcance não ambíguo do sistema é utilizada a Equação (2.3) (RICHARD; SCHEER; HOLM, 2010).

$$R_{UA} = \frac{c}{2 * PRF} \tag{2.3}$$

Onde:

- R_{UA} é o alcance não ambíguo do sistema, em metros;
- *PRF* é a frequência dos pulsos do sinal, em Hertz;
- *c* é a velocidade da luz em m/s;

Esse efeito da ambiguidade com o alcance do sinal é de importância na hora do cálculo de efeito doppler, de modo que o controle é feito por PRF.

A maior vantagem da utilização do sinal pulsado é que ele apresenta maiores valores para a relação sinal ruído, de modo que quanto mais pulsos forem integralizados na transmissão do sinal, maior será o valor de SNR.

A razão para esse aumento na relação sinal-ruído é que por utilizar o sinal pulsado, o sistema obtém mais dados referentes ao alvo, assim quanto mais pulsos forem transmitidos mais dados do alvo irão ser obtidos pelo sistema. Sendo assim, com a transmissão de pulsos maior será o sinal desejado com relação ao ruído. Para a um sistema que utilize a transmissão de sinal pulsado, a nova relação de sinal-ruído é apresentada conforme a equação (2.4) (RICHARDS; SHCEER; HOLM, 2010).

$$SNR_c(n_p) = n_p \cdot SNR(1)$$
 (2.3)

Onde:

- n_p é o número de pulsos integrados no sinal;
- $SNR_c(n_p)$ é a relação sinal ruído para o sinal pulsado;
- SNR(1) é a relação sinal ruído para o sinal de pulso único;

A potência de transmissão do sinal é um fator muito importante para as características do Radar, como pode-se observar pelas equações (2.1) e (2.2). A utilização de um sinal pulsado permite ao transmissor emitir um sinal com pico mais elevado,

possuindo assim um sinal durante a transmissão do pulso com mais energia, em comparação ao sinal contínuo.

Retornando à figura 3, que ilustra os exemplos de sinais contínuos e pulsado, pode-se afirmar que para manter uma potência média no sinal o sinal pulsado permite que se aumente a potência de pico do sinal, propiciando a emissão de um sinal com mais potência (energia) durante um intervalo de tempo. Pode-se então calcular o valor da potência média do sinal pulsado através da equação (2.4), e por meio da equação (2.5, tem-se o cálculo do *duty-cycle* de um sinal pulsado representado pela figura 4 (RICHARDS; SCHEER; HOLM, 2010).

$$P_{m\acute{e}dio} = P_{Pico} * d_t = P_{Pico} * \tau * PRF$$
(2.4)

$$d_t = \tau * PRF \tag{2.5}$$

Onde:

- $P_{médio}$ é a potência média do sinal;
- *P_{pico}* é a potência de pico do sinal;
- d_{τ} é o *duty-cycle* do sinal;
- τ é a largura do pulso no tempo;
- PRF é a frequência do sinal pulsado;

3 PLATAFORMA DE DESENVOLVIMENTO

Um sistema digital é um sistema que possui sinais digitais na sua entrada que são processados e produz sinais digitais na sua saída. Os dispositivos são em sua maioria eletrônicos, embora existam sistemas digitais mecânicos, magnéticos e até pneumáticos (INGLE; PROAKIS, 2010).

Os sistemas digitais apresentam características mais atrativas, por serem mais simples de se projetar, permitirem o armazenamento da informação, e propiciarem então maior precisão no processamento, posto que, como apresentado por Ingle e Proakis (2010), a informação não varia durante o processo, é programável, sofre menores efeitos de ruído, e é possível a miniaturização obtendo mais blocos lógicos em dispositivos com menor área

Os avanços da integralização em enorme escala (VLSI – *Very Large Scale Integration*) tornaram possível o desenvolvimento de chips que podem ser programáveis por um usuário para implementar diferentes circuitos lógicos (Ferdjallah, 2011).

Os chips programáveis são conhecidos por PLD (*Programmable Logic Device*), em que sua configuração possui diversas chaves programáveis e para a programá-lo o usuário deve apenas configurar essas chaves para performar a função digital desejada, a configuração é feita através de linguagem de descrição de *hardware* (HDL) (Ferdjallah, 2011).

Desse modo, os dispositivos PLD são uma excelente ferramenta para prototipação de sistemas digitais e chips padrão. Ferdjallah (2010) comenta que a principal desvantagem deles é que a performance do sistema neles implementado não é a melhor em comparação com um chip funcional equivalente. Isto se dá devido ao circuito implementado no PLD não ser o circuito com os componentes lógicos desejados, mas uma realização com os blocos lógicos internos do próprio PLD. Os principais dispositivos PLD são:

- SPLD Simple Programmable Logic Device;
- PAL Programmable Array Logic;
- PLA Programmable Logic Array;
- GAL Generic Array Logic;

- CPLDs Comples Programmable Logic Devices;
- FPIC Field Programmable Inter-connect;
- FPGA Field Programmable Gate Arraye

Os diferentes tipos de PLDs variam na arquitetura interna para implementação dos blocos lógicos e interconexão das chaves programáveis. Dentre os PLDs, os FPGAs possuem o maior número de portas, o que permite acomodar sistemas maiores que os SPLDs e CPLDs poderiam implementar (FERDJALLAH, 2011).

3.1 FPGA

O FPGA possui internamente um *array* bidimensional de células genéricas e chaves programáveis, contornado por um sistema de blocos para entrada e saída do sinal. Esta configuração é observada na figura 7.





Adaptado de (FERDJALLAH, 2011).

Por sua vez, a figura 8 ilustra a estrutura conceitual do dispositivo, apresentando as ligações entre os blocos lógicos e o sistema de chaves programáveis.





Adaptado de (CHU, 2008).

As células lógicas contêm um pequeno circuito combinacional configurável em conjunto com um registrador flip-flop tipo D (DFF). O método mais comum para implementar o circuito combinacional configurável é utilizar LUTs (*Look-Up Table*), que são blocos capazes de reproduzir uma função booleana. A figura 9 mostra o diagrama conceitual de uma célula lógica.





Fonte: (CHU, 2008).

A programação de um FPGA é feita com uso de uma linguagem de descrição de *hardware* (HDL). Entretanto, um FPGA não é programado através de código, e sim de uma descrição de circuito digital, essa descrição irá configurar as LUTs e programar as conexões das chaves.

Uma das linguagens HDL mais utilizadas é a *Verilog* padronizada pela norma IEEE 1364, ela é utilizada para criação de sistemas eletrônicos e foi desenvolvida para ser simples, intuitiva e efetiva em muitos níveis de abstração com um formato textual para softwares de design permitindo verificação, análise no tempo e em teste e síntese. Por essas razões a *Verilog* foi adotada por vários projetistas de circuitos integrados (IEEE Standards Association, 2005). Há, contudo, outras linguagens de descrição de *hardware*, como *SystemVerilog* e VHDL e estas também são padronizadas pelas normas da IEEE.

Existem diversas fabricantes de chips FPGA, dentre as quais destacam-se a *Altera Corporation, Xilinx Inc., Lattice Semiconductor, Cypress Semiconductor, Atmel, Actel, Lucent Technologies e QuickLogic.* Cada uma destas desenvolvedoras disponibilizam diferentes chips FPGA e cada um com características diferentes, permitindo a melhor aplicação de algumas funções lógicas.

3.2 BASYS 3

A placa Basys 3 é uma plataforma para desenvolvimento de circuito digital utilizando o chip *Artix*[®]-7 FPGA da *Xilinx*[®], a Basys 3 é fabricado pela *Digilent*[®]. Ela permite que seja desenvolvido de circuitos combinacionais a circuitos sequenciais complexos como processadores embutidos e controladores (DIGILENT, 2017).

Na figura 10 tem-se a imagem da vista superior da placa onde pode-se observar seus componentes numerados conforme indicação na tabela 1. As descrições técnicas são:

- 33.280 células lógicas em 5200 *slices*, cada *slice* contém quatro LUT de 6 entradas e 8 flip-flop;
- 1.800Kbits de bloco RAM;
- 5 tipos de manuseio de *clock*, cada um com um PLL (*Phase-Locked Loop*);
- 90 slices de DSP (*Digital Signal Processing*);
- *Clock* interno de 100 MHz;

• Conversor Analógico-Digital interno (XADC).

Ainda sobre a placa, pode-se dizer que esta possui 16 chaves manuais, 4 displays de 7-segmentos, uma saída VGA de 12 bits, 16 LEDs, três portas Pmod, 5 botões, uma Pmod para o XADC, uma porta USB-JTAG para programação com FPGA e comunicação, entre outros.

Figura 10 - Vista Frontal da Placa Basys 3.



Fonte: (DIGILENT, 2017).

Número	Descrição do Componente	Número	Descrição do Componente
1	LED de Ligado ou Desligado	9	Botão Reset
2	Portas Pmod	10	Jumper para o modo de programação
3	Porta Pmod para sinal analógico (XADC)	11	Conector USB
4	Quatro Displays de 7-segmentos	12	Conector VGA
5	Chaves (16)	13	Porta USB para JTAG e UART
6	LEDs (16)	14	Conector de alimentação externa
7	Botões (5)	15	Chave de On/Off
8	LED de informação de programação FPGA	16	Jumper para selecionar a entrada de alimentação

Tabela 1 – Especificação do	s Componentes da Placa Basys 3.

Fonte: (DIGILENT, 2017).

A Basys 3 pode ser alimentada por uma fonte externa que deve ser entre 4,5 V e 5,5V com ao menos 1A de corrente que pode ser conectado na indicação 14 da figura 10, sendo devidamente ajustado pelo jumper apontando em 16. Mais comumente utilizado, a alimentação também pode ser feita pela entrada USB, indicado por 13.

O dispositivo possui um oscilador interno de 100MHz conectado no pino W5, internamente a ele. As portas Pmod, apresentadas na indicação 2, presente na figura 10, possuem 2 pinos para alimentação Vcc (3.3V) e 2 pinos para definição do GND, juntos com mais 8 portas de entrada ou saída a serem utilizadas.

Na figura 11, ilustra-se os pinos de uma porta Pmod. O Pmod XADC apresenta as mesmas características das outras portas, porém, possuindo um chip conversor analógicodigital interno que pode ser configurado de acordo com a necessidade do desenvolvedor.



Figura 11 - Apresentação das portas Pmod.

Em se tratando dos displays de 7-segmentos, apontado por 4 na figura 10, possuem o ânodo comum a todos os displays e os cátodos dos segmentos similares são comuns. Na figura 12 mostra-se as ligações internas de um display de 7-segmentos.

Figura 12 - Representação da ligação dos LEDs dos displays de 7-segmentos.



Fonte: (DIGILENT, 2017).

Fonte: (DIGILENT, 2017).

Para programar a Basys 3 é utilizado o software Vivado[®] que possui uma versão fornecida gratuitamente pela *Xilinx*[®].

3.3 VIVADO

O Vivado é um software de HLS (*High Level Synthesis*) produzido pela *Xilinx*[®] para síntese e análise de projetos em linguagem de descrição de *hardware* (HDL). O Vivado permite a análise do circuito desenvolvido através de simulações comportamentais do código escrito, funcionais ou por *timing*. Estas permitem ao usuário a análise dos sinais do sistema, verificando funcionamento pós-síntese e pós-implementação, calculando variáveis de tempo inferidas nos circuitos integrados, como tempo de atraso nos blocos lógicos e tempo de propagação do sinal, auxiliando o projetista a saber o comportamento real do circuito desenvolvido (XILINX, 2017a).

A *Xilinx*[®] dispõe de diversos modelos do Vivado, sendo cada qual especializada para uma função. Atualmente, os modelos do Vivado disponíveis são:

- Vivado HL Design Edition: inclui o Partial Reconfiguration que é uma função que permite modificar blocos lógicos dinamicamente – e o Vivado High Synthesis Level;
- Vivado HL System Edition: Todas as funções do modelo Design Edition com acréscimo o gerador de sistemas para DSP (Digital Signal Processing);
- Vivado HL WebPACK[™] Edition: Versão gratuita e com limitação de dispositivos da Vivado HL Design Edition;
- Vivado *Lab Edition*: Versão para ambientes de laboratórios com maior facilidade na instalação.

Neste trabalho foi utilizado o Vivado HL *WebPACK[™] Edition*, por ser gratuito e de o dispositivo utilizado ser suportado.

3.3.1 CRIAÇÃO DE PROJETO COM O VIVADO

A figura 13 mostra a página inicial do Vivado, onde se pode criar um novo projeto, abrir um projeto existente ou abrir um projeto de exemplo. Ainda, tem-se também o *TCL Console* que é uma área onde se pode realizar os comandos e funções do Vivado, esta é semelhante ao existente no software AutoCAD[®].

O Vivado opera os circuitos desenvolvidos no nível de RTL (*Register Tranfer Level*) que significa que o circuito desenvolvido nesta plataforma estará no nível de registradores e transferência de dados pelos blocos lógicos, ou seja, o Vivado não analisa nem implementa um circuito no nível de transistor.

the first law gross and it because	
VIVADO	E XILINX
Quick Start tree meet comments comments comments	Reserve Projects
атона Г ^{ан} ан	X

Figura 13 - Página Inicial do Vivado.

Fonte: (Do Autor, 2018).

Para criar um novo projeto é preciso definir o nome deste e o local onde serão salvos os módulos e todos os arquivos referentes a ele. Em seguida deve-se escolher o tipo do projeto, se será um RTL (*Register Transfer Level*), em que se adiciona fontes ou módulos no projeto, configura blocos de sistemas pré-prontos, realiza análise, síntese e implementação do RTL e planejamento do design e análise.

Outra opção é o projeto de pós-síntese, onde se pode adicionar fontes ao projeto, observar os recursos do dispositivo e realizar análise, planejamento e implementação. A terceira opção é o *I/O Planning*, que permite ao usuário interatividade ao explorar, visualizar, atribuir e validar portas de entrada e saída (I/O) e clock lógico. Por último, o usuário pode escolher entre importar um projeto ou de utilizar um exemplo disponível (XILINX, 2017b). A figura 14 apresenta a janela das opções para o tipo de projeto.

Figura 14 -	Etapa da e	scolha do	tipo de	projeto.
0				F - J

hese Project		
Propert Type		
lipsoly the tops of any of its create		1
 git maps found to able to all macros, and it does not implementation and preserving and assesses 	ngan at Prompties, generalis Property, and general systems.	
C Described source star size		
25th policels Project free will be also to be a implementation	arma, new Secondary on the step area in planting and	
The second second second second		
C ST Paring Priced To Antique & Registrations Parint To State	b megalipalisis incares.	
Charles in Property Control of Strategy and Charles on Proceedings of Strategy and Charles of Strategy	E Providina.	
Solar a sea mate projection a prostant to	ergede	
_		
(U)	- Spile - Danie - Trans	: Laurel

Fonte: (Do Autor, 2018).

Para o desenvolvimento e a implementação do projeto, deve-se escolher a opção de *RTL Project*, podendo optar entre adicionar os arquivos fonte neste momento (módulos do projeto em *Verilog*) ou mais adiante. Seguindo, deve-se selecionar qual o dispositivo FPGA que será utilizado na implementação, essa escolha pode ser feita utilizando um chip FPGA padrão, pois esse dispositivo pode ser modificado mais adiante.

Na figura 15 é mostrada a janela em que se escolhe o dispositivo, a placa Basys 3 possui um chip FPGA Artix-7 desenvolvido pela Xilinx, o valor das suas especificações são: XC7A35T-1CPG236C (DIGILENT, 2017).

and the second s									
ensult Part.									
COLOR IN COMPANY TO THE ADD	eter merete	CONCUMENTS	1710-10179	(Nepros	e				
nest @ran	E								
1000									
Prompt streams			- inter	(pate 14	(+1		
barmi .			- tain	and A	(
mattered				10000					
Decision.			100		- 10-				
			1.5	and do frilar	0				
part in-									
Part .	LO PHI COVE	A06309 630	ALT.	futher	No. Ref.	193 646	2074	Teneses	intres Theodole
Bachchertrade 21.	494	36	41000	RINH.	10	4	340	4	6.
BichOlymaia.t	404	249	41000	\$2500	-00	4	140		ó.,
© châmathô	dix.	346	#1000	anniel.	105		30	4	4
Contemporter:	OTR.	344	41000	MINH.	10		10		0.2
Contrary and the	03	386	41000	10.944	102		140	4	0
Weight Network P.	(13	344 .	41000	ADD	- 10		141		0
Contraction (Contraction (Contraction (Contraction))	404	86	4+000	101994	191	1	ile0		9
		Contract of the local diversion of the local							

Figura 15 - Escolha do dispositivo FPGA utilizado no projeto.

Fonte: (Do Autor, 2018).

De acordo com o *datasheet* do chip *Artix-7*, escolhe-se no Vivado a opção de xc7a35tcpg236-3, pois ele representa o chip com sua melhor performance (XILINX, 2018). Finalizado as especificações do projeto, é apresentado um sumário com as escolhas registradas, este é mostrado na figura 16. Segue-se então para a página do gerenciamento de projeto, esta apresentada na figura 17.



Figura 16 - Sumário do novo Projeto.

Fonte: (Do Autor, 2018).

Figura 17 - Página de Gerenciamento do Projeto.



Fonte: (Do Autor, 2018).

3.3.2 GERENCIAMENTO DE PROJETO

No gerenciamento de projeto é possível adicionar módulos em *Verilog* do circuito a ser analisado e instanciar no projeto blocos a partir do *IP Catalog*, que é um catálogo com funções prontas para implementação e que permitem configuração. Estes blocos, por sua vez, permitem ao usuário utilizar funções no circuito a partir de componentes e blocos lógicos já existentes na placa, como o do conversor A/D, o de multiplicação para DSP, o de cálculo de transformadas, implementar memórias, módulos de comunicação dentre outros. Na figura 18, tem-se o *IP Catalog* com detalhes do módulo do XADC Wizard (Conversor A/D da placa).

Plan		191824
Large 1 statemer		
5 4 9 < A / 0 0 0		0
Mathematics Second	10 001 200 1,000 0,00	
Codebos Codebos Codebos Codebos Codebos Codebos	an and an and an and an and an and	
 St. Madorholdow St. Namenous A Mangatawinatta 		
Tetals		
taxes CD2 Annel researce C100 Annel researce C100 Annel researce C100 Annel researce C100 Annel researce folder Texastance (conserve interface)	nligues a single 1 Themes PPEA-XADC particle for unser specified if advants and during	1
Same CRE Manel Second Clothe St Instance Clothe St Instance Concentration and His action to the State of the Creation of Clother St Instance Methods Concentration Concentration	eligaes a single i Themes PFIDA ORDC particle for uner against at Lances, and James	

Figura 18 - Apresentação do IP Catalog.

Fonte: (Do Autor, 2018).

Para o projeto em HDL, o Vivado realiza prontamente uma verificação de sintaxe do código *Verilog*, reconhecendo quais são os módulos principais e quais apresentam funções secundárias, dessa forma o usuário pode observar automaticamente erros de sintaxe no código.

A etapa de síntese é responsável por analisar o circuito e verificar erros, ao término desta é apresentado o relatório onde se pode observar os erros, *warnings* e *critical warnings*, do circuito desenvolvido, identificando os elementos e as linhas no código referente.

Ainda, nas verificações da síntese é possível identificar se todos os elementos estão conectados à saída, se há *loop* nos blocos combinacionais – onde a entrada de um

bloco esteja conectada na sua própria saída – se há elementos com duas entradas em conflito, entre outros. Para realizar a síntese é preciso que o código não possua erros de sintaxe, a sua inicialização é simples, dá-se apenas clicando no elemento "*run synthesis*", conforme visto na parte esquerda da figura 16.

Após a etapa de síntese é realizada a implementação. Esta fase é responsável por gerar a programação das chaves e das células lógicas dentro do FPGA, sendo responsável por conectar as entradas e saídas do circuito descrito com HDL com os respectivos pinos na placa. Para iniciar a implementação é preciso clicar em "*run implementation*", mostrado no lado esquerdo da figura 16.

Para realizar as conexões é necessário a utilização de um arquivo de *constraints* que possui as informações acerca das entradas e saídas do circuito lógico e indicam em quais pinos internos da placa essas ligações serão feitas. Por exemplo, para a placa Basys 3, o pino do clock é o W5. A figura 19 mostra o início do arquivo de *constraints* da placa, este arquivo é fornecido pela *Digilent*, sendo necessário alterar o nome das ligações para os nomes das entradas e saídas do circuito desenvolvido.

No arquivo de *constraints* os pinos que não serão implementados são marcados como comentário, para isso é utilizado a sintaxe de "#", como pode-se observar na figura 19.

Ao término da implementação o usuário pode programar a placa com o sistema implementado, para essa programação o Vivado gera o arquivo de *bitstream* que converte a implementação em dados para a programação das chaves e dos LUTs do chip FPGA.

Topolit - Climitation	Counters (Apple CO (constable and Copy) (Varial 2011)	- 0	
110 July 100 - 200 - 201	the land the set. Schedung	who and enclosed	10
a, 6 e x :	N. R. B. E. F. M. H.	22 Defeat Lagrant	
tratenati E t. T.	PRIACT MARINA FUNCTION		$T \rightarrow 0$
PROST INSUM Instance Instance	Important and the second state of the secon	. 21	H · I MAR
 E BEC(Setting Description Description for effort (section for effort (section)) BBAC(N) For framilies 	if y - entaire the large uses the set that affect any problem excelling to the use problem and the problem if (Contribution) if (Contribution		
× 41. ANUTER + Rear Door and Guar	 and program (Collection) (Collection) (Section (Section) (Secti		
+ ORDIGE B Ratification - Barr Systemationspr - Knorput Hospi	 multimate prime (a) (1 (m) (m) (m) (m)) multimate prime (m) (m) (m) (m) (m) (m) (m) (m) (m) (m)		
Barrowy Condition	Televis Income (in classe linegiber)	Ver Aug	5

Figura 19 - Arquivo de Constraints da Basys 3.

Fonte: (Do Autor, 2018).

Com o sistema sintetizado e implementado, podem ser realizadas as simulações do sistema, estas podem ser apenas comportamental – simula o projeto não sintetizado – ou analisar o funcionamento do circuito pós-síntese ou pós-implementação, ou simulação levando em consideração os atrasos dentro dos blocos lógicos. A Figura 19 mostra onde se escolhe o tipo de simulação a ser realizada.





Fonte: (Do Autor, 2018).

3.3.3 TESTBENCH

Para a simulação é preciso utilizar um arquivo de *testbench*, este pode ser um circuito descrito em HDL ou um programa em linguagem de programação. A função deste é estimular sinais de entrada no projeto desenvolvido e analisar as suas saídas.

No *testbench* podem ser escolhidas várias formas de análise dos sinais de saída do sistema, esta análise pode ser feita por comparação com programas ou outros *softwares* de simulação ou emitir as formas de onda e o usuário observar a saída para verificar o funcionamento do circuito.

Sistema digitais complexos, que envolvam muitos módulos, utilizam métodos para a simulação com comparação de resultados obtidos em outros *softwares*, muitas vezes implementando no dispositivo FPGA o *testbench* para testar a prototipação, embora isso possa acarretar em desempenho do circuito a ser testado.

Devido a sua importância, as desenvolvedoras de *hardware* possuem equipes inteiras destinadas a apenas confecção do *testbench*, pois esse arquivo irá validar o funcionamento do sistema, como também localizar falhas. A figura 21 ilustra o esquemático de um *Testbench*, onde UUT é a sigla para *Unity Under Test* – Unidade sob Teste.





Fonte: (Do Autor, 2018).

4 IMPLEMENTAÇÃO

Nesta seção será detalhada a etapa de implementação que foi realizada utilizando a ferramenta do Vivado. Foi desenvolvido um sistema digital para medir distância a partir do eco de sinais PRF de Radar. Para os sinais PRF foi descrito um circuito digital capaz de gerar o sinal do transmissor e três sinais emulados do receptor.

Os dois sistemas desenvolvidos foram simulados utilizando a simulação do tipo *timing* pós-implementação, que utiliza os atrasos nos registradores e calcula o tempo de propagação de sinal no sistema.

Foi projetado para possuir dois sistemas digitais distintos, o primeiro circuito é o emulador de sinal PRF e o segundo é o circuito digital capaz de medir distância.

4.1 EMULADOR DO SINAL PRF

Conforme descrito no item 2.1, sabe-se que o sinal mais utilizado para radares é o sinal PRF. Em um sistema de radar esse sinal é modulado com um sinal contínuo senoidal gerando uma onda senoidal pulsada, como visto na figura 3.

Em um sistema de radar real, existiriam os módulos de transmissão do sinal estes responsáveis por modular o sinal pulsado de saída do FPGA com um sinal senoidal contínuo gerado por um oscilador. O sinal seria então amplificado e transmitido por uma antena transmissora, percorreria o espaço, incidiria com um objeto e então uma parte do sinal seria irradiada.

Esse pequeno retorno seria captado pela antena receptora, passaria por um condicionamento de sinal similar ao apresentado anteriormente na figura 1, e então seria introduzido na entrada da placa FPGA, onde se iria realizar o processamento da informação captada.

Conforme apresentado anteriormente nas figuras 4 e 5, existe um tempo após a transmissão do pulso que é reservado para o recebimento do sinal, conforme a definição da velocidade na equação (4.1), temos que com a equação (4.2) podemos calcular a distância medindo o intervalo de tempo entre os pulsos.

$$v = \frac{\Delta S}{\Delta T} \tag{4.1}$$

Onde:

- v é a velocidade em m/s;
- ΔS é a distância em m;
- ΔT é o intervalo de tempo em segundos;

$$D = \frac{c * \Delta T}{2} \tag{4.2}$$

Observa-se que $c = 3x10^8 m/s$, velocidade da luz e D é a distância calculada. O valor é dividido por 2, por que a onda percorre duas vezes a distância até o objeto, uma na "ida" e outra na "volta".

Foi decidido utilizar um sistema emulador para gerar os sinais de transmissão e recepção ao invés de construir um sistema de radar físico e então aplicar o sistema medidor de distância. Isto se deu devido ao circuito analógico de transmissão e o circuito condicionador de sinais utilizarem componentes específicos RF, estes não disponíveis nos laboratórios da universidade.

4.1.1 FUNCIONAMENTO DO CIRCUITO

Como o sistema utilizado é digital, o sinal gerado também será digital, sendo assim para gerar o sinal foram digitalizados cem valores de um sinal de pulso único, com *duty cycle* de 2% e armazenado dentro do programa em *Verilog*, "pwm" foi o nome dado ao sinal digitalizado e gravado no programa. Logo, para apresentar na saída um sinal pulsado foi desenvolvido um contador de 0 a 99 que percorre o sinal digitalizado e em cada instante do *clock* de 100MHz leva para a saída um ponto do sinal digitalizado para a porta Pmod JA, da placa. O sinal digitalizado pwm é apresentado na figura 22.

O contador do sinal transmissor inicia em zero, portanto a sinal de saída apresenta o valor gravado em pwm[0], no próximo instante será transmitido o valor pwm[1], seguindo até 99, quando o contador é zerado e retorna ao valor 0.

Figura 22 - Sinal digitalizado de pulso único.



Fonte: (Do Autor, 2018).

Para emular o sinal recebido pela antena receptora é necessário apenas criar um atraso no sinal e aplicá-lo à saída do FPGA, através de um dos pinos da porta JA. Para esse processo é iniciado o valor do seu contador em um ponto diferente de 0, deste modo, esse contador irá ser iniciado com um avanço em relação ao contador do sinal do transmissor, produzindo na saída do sistema um sinal deslocado no tempo.

Conforme dito na seção 3.2, a placa FPGA possui um clock interno de 100 MHz, que é o clock utilizado neste projeto. Os valores de início dos contadores do emulador de sinais receptores são de 4, 32 e 90, estes valores indicam que os contadores irão iniciar a emissão do sinal para a saída nos pontos pwm[4], pwm[32] e pwm[90], respectivamente.

Como o pulso está presente no início do sinal, conforme apresentado na figura 22, o sinal emulado iniciando no ponto pwm[4] irá apresentar o maior valor de atraso, posto que neste ponto o valor do sinal é 0 e assim seguirá até o contador chegar 99 e ser zerado. Quando for transmitido o pulso, o sinal emulado iniciando no ponto pwm[90] irá apresentar o menor valor de atraso, pois quando transmitido para a saída da placa ele irá iniciar a transmissão do pulso primeiro, em comparação aos outros dois sinais.

Pode-se calcular o tempo de atraso que estes sinais possuem através da equação (4.3). Os valores desses atrasos foram escolhidos de forma arbitrária, é necessário atentar que estes sinais deslocados no tempo representam objetos colocados a uma certa distância do radar, porém, esses objetos não existem simultaneamente, ou seja, o programa do

sistema de radar não medirá a distância dos três objetos ao mesmo tempo, apenas a distância de um alvo por vez.

$$T = \frac{100 - Início \ do \ contador}{frequência \ do \ clock}$$
(4.3)

A frequência do clock é de 100 MHz, sendo assim, temos na tabela 2 os valores do atraso em nano segundos para os sinais simulados desenvolvidos.

Início do Contador	Atraso em ns
4	960
32	680
90	100

Tabela 2 – Atraso no Tempo entre o sinal transmitido e o sinal recebido.

O desenvolvimento do projeto foi realizado de forma a se possuir duas chaves de controle, SW[0] e SW[1], que podem ser vistas item 5, retornando à figura 10. A chave SW[0] é utilizada para a função de reset, responsável por apagar os dados de todos os registradores, propiciando que o circuito reinicie com os valores definidos como padrão. Por outro lado, a chave SW[1] é utilizada para iniciar os contadores e gerar na saída os sinais emulados produzidos no circuito desenvolvido.

4.1.2 SIMULAÇÃO DO EMULADOR

Para a simulação, foi desenvolvido o código do *testbench* utilizando a linguagem de descrição de *hardware Verilog*, o que permitiu criar um circuito que circunda o sistema digital desenvolvido neste trabalho. O código do *testbench* consistiu de instanciar o circuito emulador de sinais, gerar o estimulo de clock e controlar as chaves de controle simulando os usos das chaves SW[0] e SW[1]. Para verificar as saídas do circuito gerador de sinais foi preferido observar as formas de onda dos sinais do circuito.

Nas figuras 23 e 24 são apresentados os resultados obtidos através da simulação por *timing* pós-implementação no Vivado. Nelas são observados os sinais descritos na tabela 3. Essa simulação leva em conta os atrasos do sinal nos registradores e blocos

Fonte: (Do Autor, 2018).

lógicos do dispositivo. Pode ser visto na figura 23 que os sinais iniciam com um tempo de atraso de 0,1 ns.

Ainda na figura 23 tem-se a apresentação dos contadores nas posições que foram descritas anteriormente, sendo o contador "i" para o sinal transmissor (iniciando em 0), o contador "j" para o primeiro sinal emulado (iniciando em 4), o contador "k" para o segundo sinal emulado (iniciando em 32) e o contador "l" referente ao terceiro sinal emulado (iniciando em 90)

	Sinal	Utilidade
clk		clock do sistema - 100MHz
SW SV	SW[0]	Chave de Controle Reset
21	SW[1]	Chave de Comando da Transmissão dos sinais
	JA[0]	Porta de saída do sinal simulado do transmissor
τA	JA[1]	Porta de saída do sinal emulado do receptor com atraso de 960ns
JA	JA[2]	Porta de saída do sinal emulado do receptor com atraso de 680ns
	JA[3]	Porta de saída do sinal emulado do receptor com atraso de 100ns
	i	Contador do sinal simulado do transmissor
	j	Contador do sinal simulado do receptor com atraso de 960ns
	k	Contador do sinal simulado do receptor com atraso de 960ns
	1	Contador do sinal simulado do receptor com atraso de 100ns

Tabela 3 – Sinais Apresentados na simulação.

Fonte: (Do Autor, 2018).

Figura 23 - Detalhe do início da geração, quando a chave SW[0] é zerada e a transmissão é iniciada SW[1].



Fonte: (Do Autor, 2018).

0. 10 0	Q 25 .	E REEL	12.10/14	(Feller))	4.1								
Nemo	-		000 m.s	NOR COMPANY	800 au	900 au	L.006 na	L.104 ma	1.004 m	L.005 ma	L.406 ma	L, 504 ma	1.404
6.08	1	UUUUUU	LALADA DA	S GAAAAAAA		U.R.A.A.A.A.A.A.A.A.A.A.A.A.A.A.A.A.A.A.	ARRAAAAAA	AFRAAAAAA	U.U.U.U.U.U.U.U.U.U.U.U.U.U.U.U.U.U.U.	A DERAMANAN A	URARAAAA	U.U.U.U	LAD ARAM
N TWE -	2	8	-										
16.111	a	_	-										
16 pap	α.		1							_		_	
- MF (407.00)	7	1	1 0	83			10			10C	42		TOUT
14 (3)	0.			(III)		_						_	
14 III	0.			-		_	_	_	_			_	
1910	0		-							-		_	
16/00	1						N N N N N N N N N N N N N N N N N N N						
#E1/0	1		200000000	000000000	00000000000	00000000000	200000000000000000000000000000000000000	00000000000	0000000000	000000000000000000000000000000000000000	00000000000	00000000	000000000
+ #13,00		4.5	2000000000	000000000000000	000000000000000000000000000000000000000	00000000000	2000000000000000	00000000000	0000000000	000000000000000000000000000000000000000	00000000000	00000000	000000000
· 神和王的	33	11	200000000	000000000	0000000000	00000000000	200000000000000000000000000000000000000	00000000000	0000000000	00000000000000	00000000000	00000000	000000000
	.93	60	0000000000	000000000000000000000000000000000000000	000000000000000000000000000000000000000	00000000000	000000000000000000000000000000000000000	00000000000	000000000	000000000000000000000000000000000000000	00000000000	00000000	000000000

Figura 24 - Detalhe dos sinais simulados com marcações de tempo.

Fonte: (Do Autor, 2018).

A partir da figura 24, é construída a tabela 4, que apresenta as marcações de tempo do início do pulso do sinal transmitido e dos sinais emulados inicial.

Sinal	Tempo (ns)	Intervalo (ns)
JA[0]	605.1	-
JA[1]	1565.1	960
JA[2]	1285.1	680
JA[3]	705.1	100

Tabela 4 – Análise dos atrasos dos sinais na Figura 13.

Fonte: (Do Autor, 2018).

A escolha da simulação por *timing* pós-implementação é de que ela se assemelha ao funcionamento real do dispositivo, de forma que se o circuito apresentar a resposta esperada, o seu funcionamento real também será o desejado.

4.1.3 EXPERIMENTAÇÃO EM LABORATÓRIO

Posto que o resultado esperado foi atingido, passou-se a etapa de verificação em laboratório, com o auxílio de um osciloscópio, foi analisado se os sinais programados iriam de fato responder como planejado.

Na figura 25 observa-se o sinal simulado do transmissor visto no osciloscópio, na cor amarela. Analisando as medições dos experimentos laboratoriais, nota-se que o sinal apresenta frequência de 1 MHz, a explicação é de que devido à digitalização, do sinal de pulso, único ter sido de 100 amostras e como o clock do programa é de 100 MHz, a frequência do sinal realmente esperada é de 1 MHz. Por sua vez, o valor da largura do

pulso medido é de 20,5 ns, essa diferença está relacionada aos ruídos existentes, e sendo ela de 0,5 ns, o que representa uma diferença de 2,5% referente ao valor desejado, não irá afetar o sistema, posto que este calcula o intervalo de tempo entre pulsos.



Figura 25 - Forma de onda do sinal de Transmissão visto pelo osciloscópio.

Utilizando os cursores do osciloscópio é medido o intervalo de tempo entre os pulsos, sendo o sinal de amarelo, o sinal do transmissor e o sinal verde, o sinal emulado do receptor. Nas figuras 26, 27 e 28, estão apresentados os intervalos de tempo medidos no osciloscópio entre o sinal do transmissor e os sinais emulados, com atrasos de 960 ns, 680 ns e 100 ns, respectivamente





Fonte: (Do Autor, 2018).

Fonte: (Do Autor, 2018).



Figura 27 - Deslocamento no tempo do sinal com atraso de 680ns.

1 01100 (2 0 1 10101; **2**010).

Figura 28 - Descolamento no tempo do sinal com atraso de 100ns.



Fonte: (Do Autor, 2018).

Por meio das figuras, pode-se notar que os valores do deslocamento no tempo do sinal receptor são idênticos aos valores escolhidos no programa, conforme apresentando anteriormente na tabela 2.

Analisando o programa em *Verilog* feito para placa FPGA, é observado que a menor diferença de tempo possível é obtida quando o sinal receptor aparece logo após a

borda negativa do sinal transmissor, resultando em uma diferença de 20 ns e a maior diferença é quando o sinal receptor surge um instante antes da próxima borda positiva do sinal transmissor. Assim tem-se que o maior intervalo de tempo é de 990 ns, levando em consideração que é desejado evitar ambiguidade no processamento do sinal. Pode-se então calcular o alcance máximo por meio da equação (4.4)

$$R_{UA} = \frac{c}{2*PRF} = \frac{3x10^8 m/s}{2x1MHz} = 150 metros$$
(4.4)

4.2 MEDIÇÃO DE DISTÂNCIA

Conforme já observado nos itens anteriores, para calcular a distância entre o alvo e o sistema de radar, é necessário medir o intervalo de tempo entre os pulsos, esse intervalo de tempo está diretamente ligado a distância através da equação (4.2). Para medir essa velocidade é necessário desenvolver um programa em *Verilog* capaz então de contar o este intervalo.

4.2.1 FUNCIONAMENTO DO CIRCUITO

O código em *Verilog* foi desenvolvido de forma a possuir duas entradas de sinais, uma sendo o sinal transmitido (TX) e a outra o sinal recebido (RX). Para este desenvolvimento pensou-se em diversas maneiras, como por exemplo, iniciar o contador no *negedge* do TX (borda negativa do TX) e parar o contador no *negedge* do RX (borda negativa do RX).

Porém esse método se tornou problemático quando passou pela síntese do programa, posto que foi verificado um *critical warning* de *multi-driven*, indicando que um sinal podia gerar conflito na entrada do bloco lógico, o que poderia ocorrer, por exemplo, no caso de existir *negedge* do transmissor e receptor ao mesmo tempo, provocando dois valores distintos em uma única entrada.

A solução encontrada foi de criar no *posedge* do clock (borda positiva do clock) uma condição *if else*, de modo que o contador é iniciado quando o transmissor for igual a 1 e o sinal do receptor for igual a 0, e o contador é interrompido quando o sinal do transmissor for igual a 0 e o sinal do receptor for igual a 1. Desta forma, previne-se de receber um sinal enquanto a antena ainda está emitindo o sinal transmissor.

O sistema medidor de distância foi desenvolvido de modo que com o contador sendo controlado como descrito acima, após o término da medição de tempo entre pulsos, o valor do contador é inserido na equação (4.5) e o resultado da distância calculada é apresentada utilizando o display de 7-segmentos.

Para o cálculo da medição da distância a equação (4.2) é simplificada, resultando na equação (4.5).

$$D = \frac{c * Cont_{delay} * \tau}{2} = \frac{3x10^8 * Cont_{delay} * \frac{1}{100x10^6}}{2}$$

$$D = \frac{3Cont_{delay}}{2}$$
(4.5)

Sendo $Cont_{delay}$ é o valor do contador entre o sinal do transmissor e o sinal receptor contado pelo programa, em pulsos de clock.

O circuito de acionamento do display de 7-segmentes utilizado é um código fornecido pelo Prof. Robert Reese durante o curso de *Digital Systems Design* durante o período do *Spring 2016*, no *Mississippi State University*, o qual o aluno cursou durante o intercâmbio do Ciência Sem Fronteiras durante os meses de junho 2015 a agosto 2016.

Conforme mostrado na equação (4.2), pode-se realizar os cálculos, para os três exemplos de sinais simulados e desenvolvidos neste trabalho. Os resultados calculados são vistos na tabela 5.

Início do Contador	Tempo de Atraso em ns	Distância em metros
4	960	144
32	680	102
90	100	15

Tabela 5 – Distância calculada para os sinais simulados.

Fonte: (Do Autor, 2018).

Os sistemas digitais são regidos por bits que podem ser representados por um sistema hexadecimal, de forma que a cada 4 bits se representa 1 dígito hexadecimal. O display de 7-segmentos funciona de maneira a apresentar em cada display um valor em hexadecimal (0 a F). Logo, para que seja exibido um valor em decimal é necessário

realizar uma conversão. Esta é realizada de binário para BCD (*Binary-Coded Decimal*) que é um número binário, porém a cada 4 bits é representado um valor numérico (0 a 9).

O algoritmo para esta conversão é simples e pode ser encontrada na internet programas em *Verilog* que realização a conversão binário-BCD. Trata-se de converter um número binário de 8 bits em outro número binário só que com 12 bits. Esta conversão é feita de modo que o número binário de 12 bits possua um valor numérico que vá de 0 até 9 a cada 4 bits, representado em binário 0000 até 1001.

Esta conversão é útil, uma vez que o display de 7-segmentos utiliza uma lógica que determina que o conteúdo de cada um deles é representado por um número de 4 bits. Neste trabalho foi utilizado um código desenvolvido e disponibilizado online por Daniel (2013).

Em resumo, o código desenvolvido em *Verilog* para medir a distância de um objeto utilizando sinais de radar foi desenvolvido seguindo o algoritmo mostrado na Figura 29.

Após a construção do circuito digital, seguindo os passos mostrados na figura 29, é necessário realizar simulações com o Vivado, a fim de verificar o funcionamento do circuito. O circuito digital medidor de distâncias possui apenas uma chave de controle que é SW[0], funcionando como reset do sistema, zerando todos os registradores ou retornando eles para suas configurações padrão pré-definidas no código.



Figura 29 - Processo de funcionamento do programa medidor de distância.

Fonte: (Do Autor, 2018).

4.2.2 SIMULAÇÃO DO MEDIDOR DE DISTÂNCIA

Para realizar a simulação foi desenvolvido um arquivo *testbench* em *Verilog*, semelhantemente ao realizado na seção 4.1.2. Para a execução é necessário estimular sinais PRF na entrada do sistema, portanto, foi acoplado ao circuito medidor de distâncias o circuito gerador de sinais PRF descrito em 4.1. Na figura 30 é apresentado um esquemático das conexões de *input* e *output* do programa simulador de sinais PRF e o do programa medidor de distância no *testbench*.

Percebe-se que dentro do *testbench* é realizada a ligação das portas JA[0], JA[1], JA[2] e JA[3] com as portas JXADC[0] e JXADC[1]. Para poder analisar todos os sinais desenvolvidos pelo gerador, o *testbench* foi feito para que o sinal JA[0] estivesse sempre conectado à porta JXADC[0] e os sinais JA[1], JA[2] e JA[3] fossem conectados na porta JXADC[1] por intervalos definidos de tempo, permitindo a análise do programa utilizando diferentes sinais RX. A simulação do programa medidor de distância apresenta os sinais mostrados na tabela 6. O código do *testbench* pode ser observado no Apêndice B.





Fonte: (Do Autor, 2018).

Sinal		Função
clk		clock do sistema - 100MHz
SW[0]		Chave de Controle Reset
IVADO	JXADC[0]	Porta de entrada do sinal TX
JAADC	JXADC[1]	Porta de entrada do sinal RX
sta	rt_cont	Inicia o Contador
said	a_delay	Valor contado no contador (em pulsos de clock)
disp	olay_din	Valor convertido da distância em metros

Tabela 6 – Sinais visualizados na simulação do programa.

Fonte: (Do Autor, 2018).

A simulação realizada foi do tipo *timing* pós-implementação. As figuras de 31 a 34 apresentam as formas de onda do sinal do circuito medidor através da simulação.



Figura 31 - Simulação do programa medidor de distância.

Figura 32 - Detalhe da simulação do sinal RX com objeto a 144 metros.

	100.00		12. 21. 4	1.19.2.40	-	-							
-	Value		1,000	L-802 ad-	1000 M	LITT IN	1,000 tor	1.191 or	1.492 er	1.400 at	3.000 mr.	4.100.00	4.01
CR.	1	******	CALCULATION OF	8110708	In sector	a constant da se	al states and	A NOT CALL	1101000	IN COMPANY		(FIREAR)	11-598
2.74	1									-			-
4.94	8.0		_	_	-							_	_
24402 H		_				_							-
100	1				1					n			
1445,100	+	-								Sec. 1			
CONTRACTOR	-		4										-
mana mayon	-		1996		-				108				_

Fonte: (Do Autor, 2018).

B. N. Stat. Sept. and	E									
G M G G	32 4	- 14 31	# # 4	Te int i H						0
New York	Value			-		Less Le	Lain at	1.00	A MILLION AND AND AND	Called and Called and
T.H N MUR S.M	8	1100110	diateo		üämyööö		einen S		, and a start of the	menumins
- W paint H - W paint H - W paint H - W		TO: B	•	0. 1	1	3 A	1	n.		n r
1 4 444, 949/71 1 4 444, 949/71 1 4 4440, 849/71	-	H D Int H					н. 44			

Figura 33 - Detalhe da simulação do sinal RX com objeto a 102 metros.



Figura 34 - Detalhe da simulação do sinal RX com objeto a 15 metros.



Os resultados da simulação são vistos nas figuras 31, 32, 33 e 34. Observa-se que na implementação os primeiros cálculos do atraso pelo contador não foram transferidos para o registrador "saída_delay", as razões para isso são de possíveis defeitos na ferramenta do Vivado, uma vez logo em seguida o sistema conseguiu medir a distância de forma automática.

Outro fato interessante verificados pós-implementação é de que os registradores tiveram seus tamanhos reduzidos. Durante o processo da síntese e da implementação o código é otimizado, visando consumir o menor número de componentes lógicos possíveis, dessa forma vê-se que foram aplicadas alterações em alguns registradores, que acarreta em uma economia de energia consumida pelo sistema.

A escolha da simulação por *timing* pós-implementação é de que ela se assemelha ao funcionamento real do dispositivo, de forma que se o circuito apresentar a resposta esperada, o seu funcionamento real será também o desejado.

4.2.3 TESTES NA PLACA

Após a análise da simulação pós-implementação, levando em consideração os atrasos existentes nos blocos lógicos do dispositivo FPGA, é então realizada a última etapa de teste de funcionamento, testar na placa o funcionamento desse sistema.

Para esta realização foi incluído no projeto o circuito medidor de distância e o circuito emulador de sinais PRF, dessa forma obtendo na saída da porta Pmod JA os sinais emulados de radar, conforme mostrado no item 4.3.

Utilizando cabos do tipo *jumpers* é realizada uma ligação externa entre os pinos da placa, conectando a saída do sinal na porta JA com a entrada do sinal na porta JXADC.

Realizando a programação na placa através do cabo USB com o computador com o Vivado e feita a ligação entre os pinos JA[0] e JA[1] com os pinos JXADC[0] e JXADC[1], respectivamente, pode-se observar na figura 35 o display da placa informando o valor medido da distância em metros.

Figura 35 - Medição de distância para o sinal recebido a uma distância de 144 metros.



Fonte: (Do Autor, 2018).

Na figura 36 obtém-se no display o número 102 indicando que foi medido uma distância de 102 metros considerando os sinais TX, relacionado à porta JA[0] conectada a JXADC[0], e RX, conectando porta JA[2] com a porta JXADC[1]. De maneira semelhante, observa-se o mesmo efeito na figura 37, quando a porta JA[3] é ligada na

porta de RX, JXADC[1], mostrando no display o número 15 que significa 15 metros de distância.



Figura 36 - Medição de distância para o sinal recebido a uma distância de102 metros.

Fonte: (Do Autor, 2018).



Figura 37 - Medição de distância para o sinal recebido a uma distância de 15 metros.

Fonte: (Do Autor, 2018).

Pode-se verificar, no entanto, alguma dificuldade para a identificação dos resultados do display nas figuras 35, 36 e 37, devido à qualidade de impressão e a luz no ambiente na hora da foto.

4.3 CARACTERÍSTICAS DO SISTEMA

O objetivo sistema implementado foi de instanciar os circuitos do gerador de sinais (emuladorPRF) e do medidor de distância (MedidorDistancia) em um único módulo, sintetizar, implementar, gerar o arquivo de *bitstream* e programar na placa. No Apêndice A estão disponíveis os códigos em *Verilog* do sistema implementado e programado na Basys 3, e no Apêndice B está disponível o código do *testbench*, dos circuitos simulados nas seções 4.1 e 4.2.

O sistema implementado possui um clock de 100 MHz e o gerador de pulsos produz um sinal com PRF de 1 MHz, portanto, o circuito medidor de distância realiza 1 milhão de medições por segundo.

O menor intervalo de tempo possível para ser medido é de 20 ns, pois essa é a largura de pulso do sinal PRF, já o maior intervalo de tempo medido é de 990 ns, correspondente, ao intervalo de tempo antes de ser transmitido o próximo pulso. Sendo assim, pode-se determinar a distância mínima e máxima que o sistema pode medir seguindo a equação (4.5), assim teremos os valores disponíveis na tabela 7.

	Tempo (ns)	Alcance
Mínimo	20	3
Máximo	990	148,5

Tabela 7 – Região de medição do sistema desenvolvido.

Fonte:	(Do	Autor,	20	18))
--------	-----	--------	----	-----	---

A resolução do sistema depende do clock adotado, sendo utilizada a equação (4.6) para calcular a resolução do sistema desenvolvido.

$$R = \frac{c}{2 * clock} \tag{4.6}$$

Pode-se observar que a resolução do sistema é de 1,5 m. Para melhorar a resolução, seria necessário introduzir um clock mais rápido no sistema. Esta alteração é apresentada na tabela 8, onde se observa valores de resolução para diferentes valores de clock.

clock	Resolução
100MHz	1,5
200MHz	0,75
500MHz	0,3
1GHz	0,15
2GHz	0,075

Tabela 8 – Valores de Resolução para valores de clock.

Sendo assim, para aumentar o alcance máximo, é necessário diminuir a PRF do sistema, conforme a equação (4.4). Para diminuir o alcance mínimo, por sua vez, pode-se diminuir a largura de pulso do sinal, diminuindo o *duty-cycle*, assim podendo receber a resposta de sinais que estão mais próximos. Por outro lado, para conseguir resolução menor é preciso aumentar o clock do sistema, como indicam os resultados apresentados na tabela 8. As características do sistema de medição de distância dependem fundamentalmente dessas três variáveis, clock do sistema digital, largura de pulso do sinal PRF e frequência do sinal PRF.

O Vivado disponibiliza o relatório de utilização do circuito digital na placa, este fornece os valores da quantidade dos componentes lógicos da placa que foram utilizados, estas informações estão contidas no Apêndice C.

Analisando o relatório de utilização o circuito implementado, utilizou-se 222 *Slices LUT* sendo todas as LUTs do tipo lógico e 236 *Slice Registers*, com 232 registradores do tipo *flip-flop* e 4 do tipo *latch*.

Ainda, também se tem acesso ao esquemático do circuito digital implementado na placa, apresentando as ligações entre os blocos lógicos da placa, conforme visto nas figuras 38, 39 e 40, nas quais se observa o esquemático do módulo principal e dos módulos emuladorPRF e MedidorDistancia, respectivamente.

Fonte: (Do Autor, 2018).



Figura 38 - Esquemático das ligações implementadas do bloco principal.

Fonte: (Do Autor, 2018).

Figura 39 - Esquemático do módulo emuladorPRF.



Fonte: (Do Autor, 2018).



Figura 40 - Esquemático do módulo MedidorDistancia.

Fonte: (Do Autor, 2018).

A partir dos esquemáticos apresentados nas figuras 38, 39 e 40, também se obtém a apresentação dos *slices* utilizados dentro do chip FPGA da Basys 3, essa representação permite tanto observar onde o circuito digital foi implementado dentro do chip, como quais unidades lógicas foram utilizadas. As figuras 41 e 42 apresentam tal informação sendo na figura 43 visto em detalhe o esquema implementado mostrando quais blocos lógicos foram utilizados em seus *slices*.





Fonte: (Do Autor, 2018).



Figura 42 - Componentes lógicos utilizados da placa vista com detalhe.

Fonte: (Do Autor, 2018).

A ferramenta permite também a observação do circuito implementado apresentando os componentes lógicos mostrados na figura 42 junto as conexões das chaves que existem no interior do chip FPGA da Basys 3, as figuras 43 e 44 apresentam as figuras 41 e 42 com detalhe das ligações realizadas.



Figura 43 - Implementação apresentando as conexões realizadas na placa.

Fonte: (Do Autor, 2018).



Figura 44 - Implementação apresentando as ligações com detalhe.

Fonte: (Do Autor, 2018).

5 CONCLUSÃO

A utilização de ferramentas para desenvolvimento de sistemas digitais é de grande importância para a eletrônica pois elas permitem a realização do projeto eletrônico digital, simulação, verificação e testes de protótipos. Existem no mercado diversas ferramentas de síntese de projeto digital, como o Quartus II[®], desenvolvido pela Altera[©], Stratus[®], da Cadence[®] dentre outros.

Os sistemas digitais são primordiais para os sistemas de radar, possibilitando o processamento de funções complexas que realizam as funções do radar de forma ágil e confiável, economizando energia e área de processamento. Os radares são uma tecnologia em sempre expansão, conquistando novas fronteiras e seu desenvolvimento necessita de ferramentas capazes de realizar suas funções em alto desempenho.

A pretensão desse trabalho é de utilizando a ferramenta Vivado HLS desenvolver um sistema digital capaz de medir distância utilizando um emulador de sinal PRF de radar como entrada. Desta forma, analisando os resultados obtidos o trabalho conseguiu cumprir com os objetivos propostos de utilizar o Vivado para síntese, análise e implementação de um sistema digital desenvolvimento um emulador de sinal e um sistema de medição de distância a partir do eco de sinais PRF de radar.

Assim, para o sistema medidor de distância, a utilização do dispositivo FPGA foi por questão de conveniência de o aluno já possuir uma placa FPGA, porém, para essa implementação, poderiam ser utilizados outros dispositivos, como microcontroladores ou até circuitos integrados de portas lógicas. Por outro lado, ao utilizar a Basys 3, foi possível implementar o sistema com um clock de 100 MHz, o qual a maioria dos microcontroladores não dispõem, o que permitiu uma resolução de 1,5 m, em que caso contrário seria maior.

Para continuação do trabalho, pode-se utilizar o sistema digital desenvolvido para incrementar mais funções de sistema de radar, como também montar o circuito analógico referente à transmissão e recepção, com o condicionamento do sinal, para aplicar o sistema desenvolvido em um ambiente real.

Essa atividade conseguiu unir vários elementos da eletrônica digital, como análise de sinais e sistemas digitais e projeto digital em *hardware*, trabalhando com a união desses tópicos para desenvolver um programa útil que pode ser aplicado, por exemplo,

em sistemas de radar para carros autônomos ou carros modernos, não autônomos, fornecendo ao motorista informações acerca de veículos ao seu redor.

- BARTON, David K. Radar Equations for Modern Radar. Norwood, MA: Artech House, 2012.
- CHU, Pong P. **FPGA Prototyping by Verilog Exemples**: Xilinx Spartan 3 Version. Hoboken NJ: John Wiley & Sons, 2008.
- CURRY, Richard. Radar System Performance Modeling. 2. Ed. Norwood, MA: Artech House, 2004.
- Daniel. Binary to Binary-Coded Decimal (BCD) Converter. Disponível em: http://www.deathbylogic.com/2013/12/binary-to-binary-coded-decimal-bcd-converter/#more-441. Acesso em: 25 abr. 2018.
- DICKMANN, Jürgen; APPENRONDT, Nils; BRENK, Carsten. Making Bertha See. IEEE Spectrum, Agosto 2014, p. 44-49.
- Digilent. 1. Ed. Basys 3 FPGA Reference Manual. Pulman, WA, 2017
- FERDJALLAH, Mohammed. Introduction to Digital Systems: Modeling, Synthesis and Simulation Using VHDL. Hoboken, NJ: John Wiley & Sons, 2011.
- GUIMARÃES, Gabriel T. N. Construção de um sistema de radar capaz de medir distância, efeito doppler e imageamento por abertura sintética. 60 p. Trabalho de Conclusão de Curso (Curso de Engenharia Elétrica) Universidade Federal da Paraíba, João Pessoa, 2014.
- IEEE Standards Association. (2005). 1364-2005. *IEEE Standard for Verilog Hardware Description Language*. Fonte: https://standards.ieee.org/findstds/standard/1364-2005.html.
- INGLE, Vinay K.; PROAKIS, John G. Digital Signal Processing Using Matlab. Stamford, CT: Cengage Learning, 2010
- LEVANON, Nadav; MOZESON, Eli. Radar Signals. Hoboken, NJ: John Wiley & Sons, 2004.
- Mizirin, A.V., Timasheva, T.G., Fedorov, V.A. et al. (Julho 2010). The PULSAR Radar Instrument and Its Use for Comprehensive Examination of Health Status. Biomedical Engineering. Vol.44. Pp 50-56. Fonte: https://doi-org.ez15.periodicos.capes.gov.br/10.1007/s10527-010-9154-0.
- PEPLOW, R., DAWOUD, Shenouda. Digital System Design Use of Microcontroller. Alborg, Dinamarca: River Publishers, 2010.
- RICHARDS, Mark A.; SCHEER, James A.; HOLM, William A. **Principles of modern radar:** vol. 1 Basic Principles. Edinson, NJ: Scitech Publishing, 2010.
- SKOLNIK, Merrill I. **Radar**: History of Radar: Encyclopædia Britannica, Inc., 2018. Disponível em: https://www.britannica.com/technology/radar/History-of-radar. Acesso em: 30 maio 2018.
- Xilinx. (2017a). UG973. Vivado Design Suite User Guide Release Notes, Installation and Licensing. Fonte: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_2/ug973-vivadorelease-notes-install-license.pdf.
- Xilinx. (2017b). UG949. UltraFast Design Methodology Guide for the Vivado Design Suite. Fonte: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_1/ug949-vivado-designmethodology.pdf.
- Xilinx. (2018). DS181. Artix-7 FPGAs Data-sheet: DC and AC Switching Characteristics. Fonte: https://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf.

APÊNDICE A – CÓDIGO DO TRABALHO DESENVOLVIDO

I – MÓDULO PRINCIPAL

```
Coordenação de Engenharia Elétrica
 i,
     // Aluno:
                                  Gustavo Maximo Urguiza de Sá
     //Matricula:
                                  11118276
     // Data de Criação:
// Nome do Trabalho:
// Mome do Módulo:
                                  08/04/2018
                                  Trabalho de Conclusão de Curan
ProjecoTUC
                                  Medição de Distância a Partir de Sinal de Hadar
    // None do Projeto:
    // Dispositivo Otilizado:
// Versão da Ferramenta:
                                  Basys 3
                                  Vivado 2017.2
     // Descriptot
                                  Projeto em Verilog utilizado na Honografia
14
15
     <u>înnannannannannannannannannannan</u>nan
1.6
     module ProjetoTCC (clk, sw, JA, JXADC, an, seg);
ĹΫ
19
    input clkr
    input [1:0] SW/
input [1:0] SW/
input [1:0] JXADC;
output [1:0] JA;
output [1:0] An;
24
     output [3:0] seg;
25
2.6
27
28
    unuladorPRF gerador (.clk(clk),
                           .rst (sw[0]) ,
29
                           .controle(av[]).
                           .sinais(JA));
    16
    MedidorDistancia medidor (.clk(clk);
14
                                .rst(sw[0]),
                                .RX(JXADC[1]).
316
317
338
                                .TX (JXADC[0]),
                                .sn(an);
                                . seg (seg) ) ;
    110
1.0
0.0
4.1
拉
63
    endnodule
```

II – EMULADOR PRF

66

pen[30] = 8;

```
Timecale ine / the
     // Universidade Pederal De Faraibbe - Centro de Energias Alternativas Benováveis -
                               Custavo Maximo Urgulia de Sá
11118276
    Coordenação de Engenharia Elétrica
 4
    // Alunoi
     //Matriculai
                            08/04/3018
    // Data de Crisção:
                                Trabalho de Conclusão de Curso
     // Nome do Trabalho:
11
                               emuladorPRF
    // Nome do Modulos
                                Medição de Distância a Partir de Sinal de Badar
    // Nome do Frojato:
// Dispositivo Utilizador
                                Basys 3
       Versão da Ferratenta:
                                 Vivado 2017.2
                                Projeto en Verilog utilizado na Monografia
     // Descrição:
14
     module emuladorPRF (clk, rst, controle sinais);
1.0
    input clk;
1.9
                             //Clpck do mintema = 100MHzi
                        //Chaves de controle de Reset (rat) e controle da salde dos sinais
    input rat;
     simulados (controle).
    input controle;
output reg [1:0] sinais; //Ports de Salds don Sinais TX (sinais[0]) e dos três
sinais RX (sinais[1], sinais[2] e sinais[3;
    // CERAÇÃO DE SINAIS
24
    reg [0:0] pwm [99:0];
25
    integer 1;
integer 5;
28
29
     integer k)
    integer 1;
35
    initial begin
    1 = 27
     1 =
    1 = 51
    1 = 0;
36
    pwm[0] = 17
    pwn[]] = 1;
    pwn[2] = 0;
    pwm[3] = 0;
pwm[4] = 0;
4.0
11
    phm[5] = 0;
    pvm[4] = 0;
pvm[7] = 0;
10
1.1
     pam[5] = 0;
14
    pym[0] = 0/
6.5
    pam[20] = 0;
1.6
47
    part[21] = 0;
4.0
    pvm[::] = 01
6.9
    pwm[1]] = 0;
     pvm[:=] = 0;
    pwm[35] = 01
    pwm[10] = 01
          1 = 01
    pwmE2
54
    pwm[:0] = 01
    pwm[19] = 01
    pvm[26] = 0;
    pym[21] = 01
58
    pwm[21] = 0;
    pwm[23] = 0;
6.8
    pwm[24] = 6;
61
    pwm[25] = 0;
62
     pvm[26] = 0;
    pvm[27] = 0;
pvm[20] = 0;
64
    pers[29] = 6;
65
```

	traine 1			10.00
85 11	Post of the	1.4	1.00	Y
88 C	DARS	0.31		0.2
				1.2
6.9	DAU!	30	=	02.
10	right I	1225	100	12.1
57	Posts 1		_	100
3.k 13	pun (1253	-	03
22 -	THE R	1.5		6.1
23	Postar I			100
33 ÷?	DMD.	375	-	0.
14	2.4	1.0.1	1	1.
1.4	Detail	201	_	24
35 53	DWD		-	0:
100	2.92		1.2.5	15
29	Det ut	40.5	_	0.
11 3	DAME N	1111	-	0.1
55 - F	175			1
78	DAUE!	1.1	-	07
70	trace I	0.11	-	10.0
1.21	Participa			1.6
	DV01	441	-	05
art	mines I		-	10.1
44	Ewent	12.5	-	107
82	D405	461	-	61
22 1	0.00		1.1	12
a.a	Devi	10.12	-	94
0.0	maine I	1231	-	
53 13	Posts 1			20
85	24m	691	-	0.2
	_	2.01	1	10.00
	Peers	10.0	1.00	46
87 5	pym I	518	-	01
22 3	1.1		1	1.5
88 - I	£9400 B	223	(1	91
2.9	Diane I	5.52	100	61
25 3			1	
90	p400	543	-	01
1.21	manna I	0.01	-	10.0
71.	DAR		-	11
92 7	Distant I	561	-	0 .
22 :-	1.000			1.5
23	DAGU .	1971	-	0.5
0.8		12.1	-	1
1.1	Powert	201	_	10
95	DAM N	591	-	0.2
A.M. 33			1	1.2
2.11	poon (100	-	01
97	noon I	I S I N	-	61
22 X	P. P. L.			1
88	p40h	623	-	01
85 K		1031	-	100
88 - S	Fotori		-	100
0.0	prior (64		0.2
0.1	2022		100	6.5
44	Poster 1			V E
10 S	Date:		0	20
12	prem	66	-	0:
42 03	Even	66	-	0:0;
02	Eria (66	-	000
02 03 04	Even Even Even	66 87 80		00000
02 03 04 05	Even Even Even Even	66 87 80		000000000000000000000000000000000000000
0.0 0.0 0.4 0.5	bea bea bea	66 87 80 69		000000
12 03 04 05 0-0	bear bear bear bear	66 87 80 69 70	11111	000000
02 03 04 05 0-0	Den Den Den Den Den Den	64 87 80 89 70 71		000000000000000000000000000000000000000
02 03 04 05 06 07	bear bear bear bear bear	66 87 80 80 70 70 71		000000000000000000000000000000000000000
02 03 04 05 0-0 07 88	bear bear bear bear bear bear	66 87 89 99 70 71 72		000000000000000000000000000000000000000
02 03 04 05 06 07 88	ben ben ben ben ben ben ben	661 671 70 71 72		000000000000000000000000000000000000000
02 03 04 05 05 07 88 09	ben ben ben ben ben ben ben ben	661 67 80 70 71 72 73		100000000000000000000000000000000000000
02 03 04 05 05 05 05 05 05 05 05 05 05 05 05 05	Den Den Den Den Den Den Den Den Den Den	661 673 693 703 713 723 733		000000000000000000000000000000000000000
02 03 04 05 07 88 09 10	bear bear bear bear bear bear bear bear	661 673 693 703 713 723 733 743		000000000000000000000000000000000000000
02 02 03 04 05 05 07 88 05 05 010	Detri Detri Detri Detri Detri Detri Detri Detri Detri Detri Detri	661 67 69 70 71 72 74 74 74		00000000000000000000000000000000000000
02 02 03 04 05 05 05 05 05 05 05 05 05 05 05 05 05	Detter De	661 67 69 70 71 71 71 71 71 71 71 71 74 74 74	TAXABLE FOR TAXABLE PARTY	
02 02 09 09 09 09 09 09 09 09 00 00 00 00 00	Detail Detail Detail Detail Detail Detail Detail Detail Detail Detail Detail	641 (87) (89) (99) (91) (71) (71) (71) (74) (74) (74) (74)	1111111111111	
02 00 04 05 07 08 09 01 11 12 13	Detail Detail Detail Detail Detail Detail Detail Detail Detail Detail Detail Detail	641 871 90 70 71 71 71 74 74 74 74 74		
00 00 00 00 00 00 00 00 00 00 00 00 00	Decision Dec			
01 02 03 04 05 06 07 88 05 07 88 05 01 11 12 13 14	Evel Evel Evel Evel Evel Evel Evel Evel	641 870 890 701 712 722 734 745 745 745 745 745 745		
000 00 00 00 00 00 00 00 00 00 00 00 00	Decision Dec	641 641 691 701 711 712 741 741 741 741 741 741 741		
00000000000000000000000000000000000000	brail brail brail brail brail brail brail brail brail brail brail brail brail brail brail brail			
10000000000000000000000000000000000000	bear bear bear bear bear bear bear bear	641 870 870 701 721 745 745 745 745 745 745 745 745 745 745		
12004007890112941547	bear bear bear bear bear bear bear bear	(64) (44) (44) (44) (44) (44) (44) (44)		
00000000000000000000000000000000000000	broar broar	(46) (47) (46) (47) (47) (47) (47) (47) (47) (47) (47		
1000400789011110415478	bear bear bear bear bear bear bear bear	(466) (471) (466) (471) (470)		
10000000000000000000000000000000000000	Dem Dem Dem Dem Dem Dem Dem Dem Dem Dem	(46) (47) (46) (47) (49) (70) (70) (70) (70) (70) (70) (70) (70		
4400450078901112044547800	bear bear bear bear bear bear bear bear	(46) (47) (46) (47) (47) (47) (47) (47) (47) (47) (47		
4000405078890011123445678000	ben ben ben ben ben ben ben ben ben ben	(464) (471)		
4000400078090111204154780001	beau beau beau beau beau beau beau beau	(466) (475) (475) (475) (775)		
0000405078990112334546789011	beul beul beul beul beul beul beul beul			
00000000000000000000000000000000000000	beni beni beni beni beni beni beni beni			
0000405078990112394546789001220	beuri beuri			
12004000780001112345478001222	ben [ben] ben]			
000040500789901112394567890012222	beni beni beni beni beni beni beni beni	(66) (70) (70) (70) (70) (70) (70) (70) (70		
1200400789011123454780012234	beul beul beul beul beul beul beul beul			
000040500789901129345546789001222245	beul beul beul beul beul beul beul beul			
120040078901112345478001223454	Detter be			
00004050789901123345478900122344542	bear bear bear bear bear bear bear bear			
12004007890111234547800122345809	inum inum berri be			
000040507899011233454789001223345478	international and a second sec			
1200400789011123454780012234584784	inu i inu i beu i			
0000450789011123454789001223454789	inenti in			
12004007890111234547800122345807800	Lives Lives			
0000450789011123454780012234547800	Detail Detail			
120045678901112345478001223458078001	Detti			
120045078901112345478901223454789012	beni beni beni beni beni beni beni beni			
1200456789011123454780012234580780012	beul beul beul beul beul beul beul beul			
1200450789011123454789012222458901222	ben ben			
1200456789011123454780012234580780011234	bear bear bear bear bear bear bear bear			
0000450789011123454789001223458789012233	berri beri be			
1200400789011123454780012234580780011234587	bound bound			

```
136
137
138
           end
           always @(posedge clk or posedge rst) begin
if(rst == 1) begin
sinais[3] <= pxn[1];
sinais[1] <= pxn[1];
sinais[2] <= pxn[1];
sinais[2] <= pxn[1];</pre>
139
141
142
345
\frac{144}{145}
146
                            1 <= 9;
                            j ← 4;
k ← 12;
1 ← 90;
147
148
149
             end else begin
199
151
192
                           else begin
sinais[0] <= pwn[1];
sinais[1] <= pwn[3];
sinais[3] <= pwn[k];
sinais[3] <= pwn[k];
if(controle == 1) begin
j <= j + 1;
i <= 1 + 1;
k <= k + 1;
1 <= 1 + 1;</pre>
153
154
155
156
157
158
199
                            end
                            if(i == 90) i <= 0;
163
                            if () == =>) ) <= 0;
166
165
                            if(k == 00) k <= 0;
166
167
                           1f(1 == 29) 1 <= 0;
168
169
179
171
172
                    end
           end
173
           endmodule
```

III – MEDIDOR DE DISTÂNCIA

```
"timescale ins / ips
     // Universidade Federal Da Paralba - Centro de Energias Alternativas Benovávels -
     Coordenação de Engenharia Elétrica
                                  Gustavo Maximo Urquiza de SA;
11128276
 1
     // Alumo:
     //Matricula:
     // Data de Criação:
// Nome do Trabalho:
                                   08/04/2018.
                                   Trabalho de CunciusALo de Curso
 ×
                                   MedidorDistancia
     // None do Modulos.
                                   Medição de Distância a Partir de Sinal de Badar
     // Nome do Projeto:
     // Dispositive Utilizado:
                                   Basys 3
     // Versão de Ferrementa;
                                   Vivado 2017.2
                                   Projeto en Verilog utilizado na Bonografia
     // Descripho:
1.4
15
     11
    16
    module MedidorDistancia (clk, rst, RX, TX, an, seg);
                               //Clock do sistema - 1000011.
1.9
     input clkr.
    input cety
                               //Secet
     input RE:
     input TX;
     output reg [7:0] segs
output reg [3:0] an;
                               //Saida dos Câtodes para o display de 7-seguentos;
34
                               //Saida dos os Anodos para o display de 7-segmentos.
28 reg start_cont;
28 reg [16:0] saida_delay;
30 reg [16:0] display_din;
31 reg load_display;
    reg IN:
33
    reg tar
14
     always @(posedge clk or posedge rst) begin
         if(rst --- 1) begin
rx <- 0:
              to the first
         end else begin
2.0
                 tx <= TX;
41
                 TH <= BX:
              end
13
    end
44
45
    always 8(posedge clk) hegin
if((tx == 1) 6 (rx == 0)) hegin
start_cont <= 1/</pre>
46
4.7
4.8
         and also if ((tx ===) & (tx ===))start cont <= 0;
45
51
     end
     //Cáculo do intervalo de tempo entre os pulsos
51
55
     reg [into] cont:
56
     always @(posedge clk or posedge rst) begin
if(rst -- 1) begin
             cont <# 0;
53
         end else begin
                 if(start_cont == 1) begin
cont <= cont + 3;
                  end else cont <= 0;
              end
64
65
     end
66
     always 8(negedge start_cont) begin
saida_delay <= cont;
67
```

```
69
70
        end
 71
        // calculo da distância e conversão de binário p/ bcd
 12月14日
        reg [13:0] bodi
        reg [19:0] shift;
 16
 77.58
        integer k;
        always 8 (saids delay) begin
 73
        shift [19:5] = 0;
shift [7:0] = (3 * saida_delay[7:0]) / 2; // Como:o Alcance e de 150 metros, 8 bits
 έġ
 it)
        são suficiente para representar.
 82
                                                                       // Nota-se que BCD possul 16 Eits por e
                                                                      cada 4 bits representancin un digito numérico
       for(k=0; k<0; k=k+1) hegin
if(shift[1:0] >= 5) shift[10:0] = shift[11:0] + 0;
if(shift[10:12] >= 5) shift[10:12] = shift[10:12] + 0;
if(shift[10:10] >= 5) shift[10:15] = shift[10:10] + 1;
 83
 9.4
 85
 8.6
 ġ.ż
              shift = shift << 1;
 88
        end
 69
        bod = (4160000, shift[19:8]);
 90
 12
        end
 23 H 15
       always 8(posedge clk or posedge rst) begin
    if (rst == 1) begin
        display_din <= 0;</pre>
 96
 97
 88
              end else begin
                         if(start cont == () begin
display_dim <= hed;
load_display <= 1;
end elae begin
 99
                                   load display <= 0:
104
                              end
                   end
       end
107
        wire [1:0] seq_display;
wire [3:0] an_display;
188
109
111
112
113
114
       sevenceg display (.clk(clk),
                                     .reset (rst),
.ld(load_display),
                                      .din(display_din),
                                     .dp(4'billi);
.SSEG_CA(seg_display);
.SSEG_AN(an_display));
114
118
       32
110
       always # (posedge cik) begin
122
              if(rst == |) begin
                sog <= #*HEF1
124
                    an <= 1'hF;
124
            end else begin
                        seg <- seg_display;
an <- an_display;
127
128
                and
130
       end
        endmodule
```

APÊNDICE B – CÓDIGO DO TESTBENCH

```
module th test
  ŝ
               reg clk;
               reg [2:0]5W;
reg [1:0] jxade;
  4
 i.
              wire [3:0]ja;
wire [3:0]SSEG;
wire [3:0]ANSEG;
 11
10
               ProjetoTCC uut( .clk(clk),
                                          . ss (Sid) .
                                          . JA (ja).
14
                                          .JXADC (jxadc),
15
                                          .seg(SSEG),
16
17
                                          .an (ANSEG) ) :
              11
190122
              initial begin
              clk = 0;
               100
              forever # clk = -dlk;
74
               end
2278931
      integer 1;
       integer n;
integer n;
initial begin
                      Ø1
                     SN[0] = 1;

c1k = 0;

1 = 0;
14
3.6
                     m = 0r
                     n = 0;
38
39
                     000
                     SW[0] = 0;
SW[1] = 1f
40
10
43
                     while(1 <= 300) begin
                       % (negedge clk);
jxedc[0] = ja[0];
jxedc[1] = ja[1];
1 = 1+1;
44
45
46
97
                     end
45
48
50
51
                     while(n <= 200) begin
    @(negedge clk);
    jxadc[0] = ja[0];
    jxadc[1] = ja[0];
    n = n+1;</pre>
54
                     end
56
                     while(c <= 100) begin
    @(negedge clk);
    jxsdc[0] = js[0];
    jxsdc[1] = js[3];</pre>
57
58
59
60
61
                            m = m + 12
                     end
63
64
               end
65
66
        endmodule
```

APÊNDICE C - UTILIZATION REPORT PÓS

IMPLEMENTAÇÃO

Copyright 1986-2017 Xilinx, Inc. All Rights Reserved. Tool Version : Vivado v.2017.2 (win64) Build 1909853 Thu Jun 15 18:39:09 MDT 2017 Date : Sun Jun 10 17:33:48 2018 Host : LAPTOP-94EOKAFK running 64-bit major release (build 9200) Command : report_utilization -file ProjetoTCC_utilization_placed.rpt -pb ProjetoTCC_utilization_placed.pb Design : ProjetoTCC Device : 7a35tcpg236-1 Design State : Fully Placed

Utilization Design Information

Table of Contents

Slice Logic
 Summary of Registers by Type
 Slice Logic Distribution
 Memory
 DSP
 IO and GT Specific
 Clocking
 Specific Feature
 Primitives
 Black Boxes
 Instantiated Netlists

1. Slice Logic

					L
Site Type	Used	Fixed	Available	Util%	ļ
Slice LUTs LUT as Logic LUT as Memory Slice Registers Register as Flip Flop Register as Latch F7 Muxes F8 Muxes	222 222 0 236 232 4 0 0	0 0 0 0 0 0 0 0	$\begin{array}{c} 20800\\ 20800\\ 9600\\ 41600\\ 41600\\ 41600\\ 16300\\ 8150\end{array}$	1.07 1.07 0.00 0.57 0.56 <0.01 0.00 0.00	
+	+				t

1.1 Summary of Registers by Type

+ Total	Clock Enable	Synchronous	Asynchronous
0 0 0 0 0 0 16 181 12 27	– – Yes Yes Yes Yes Yes Yes Yes	- - Set Reset - - Set Reset	- Set Reset - - Set Reset - - - -

2. Slice Logic Distribution

+ Site Type	+ Used	Fixed	Available	+ Util%
+	+ 119 79	0 0	8150	+ 1.46
SLICEM LUT as Logic using 05 output only	40 222	0 0	20800	1.07
using O6 output only using O5 and O6	211 11			
LUT as Memory LUT as Distributed RAM LUT as Shift Register			9600	0.00
LUT Flip Flop Pairs fully used LUT-FF pairs		Ő	20800	0.64
LUT-FF pairs with one unused LUT output LUT-FF pairs with one unused Flip Flop Unique Control Sets	126 118 22			

* Note: Review the Control Sets Report for more information regarding control sets.

3. Memory

Site Type	Used	Fixed	+ Available	++ Util%
Block RAM Tile	0	0	50	0.00
RAMB36/FIFO*	0	0	50	0.00
RAMB18	0	0	100	0.00

* Note: Each Block RAM Tile only has one FIFO logic available and therefore can accommodate only one FIFO36E1 or one FIFO18E1. However, if a FIFO18E1 occupies a Block RAM Tile, that tile can still accommodate a RAMB18E1

4. DSP

+ Site Type	Used	Fixed	Available	++ Util%
+ DSPs +	0	0	90	0.00

5. IO and GT Specific

Site Type	Used	Fixed	Available	Util%
Bonded IOB	21	21	106	19.81
IOB Master Pads IOB Slave Pads	9			
Bonded IPADs	0	0	10	0.00
Bonded OPADs	0	0	4	0.00
PHY_CONTROL		0	5	0.00
PHASER_REF		0	5	0.00
OUT_FIFO		0	20	0.00
IN_FIFO		0	20	0.00
IDELAYCTRL		0	5	0.00
IBUFDS		0	104	0.00
GIPEZ_CHANNEL		0	2	
PHASER_OUT/PHASER_OUT_PHY		0	20	
PHASER_IN/PHASER_IN_PHY		0	20	
IDELAYEZ/IDELAYEZ_FINEDELAY		0	250	
IBUFUS_GIEZ		0	106	
		0	106	
+	0	0	100	

59

Site Type	Used	Fixed	Available	Util%
<pre></pre>	1 0 0 0 0 0 0	0 0 0 0 0 0 0	32 20 5 5 10 72 20	$\begin{array}{c} 3.13 \\ 0.00 \\ 0.00 \\ 0.00 \\ 0.00 \\ 0.00 \\ 0.00 \\ 0.00 \\ 0.00 \\ 0.00 \\ 0.00 \\ \end{array}$

7. Specific Feature

Site Type	Used	Fixed	Available	Util%
BSCANE2 CAPTUREE2 DNA_PORT FFUSE_USR FRAME_ECCE2 ICAPE2 PCIE_2_1 STARTUPE2 XADC		0 0 0 0 0 0 0 0 0	4 1 1 2 1 1 1	$\begin{array}{c} 0.00\\$

8. Primitives

Ref Name	Used	Functional Category
FDCE LUT5 CARRY4 LUT4	177 149 42 30	Flop & Latch LUT CarryLogic LUT
FDRE LUT2 OBUF FDPE	27 26 16 16	Flop & Latch LUT IO Flop & Latch
LUT6 FDSE LUT1	13 12 8 7	LUT Flop & Latch LUT
IBUF LDCE BUFG	5 4 1	IO IO Flop & Latch Clock

9. Black Boxes

+	++
Ref Name	Used
+	++

10. Instantiated Netlists

+	++
Ref Name	Used
+	++